| 发明名称 | 在包括SOI和体硅区域的半导体器件中STI的形成 | ||
| 摘要 | 本发明公开了在绝缘体上硅(SOI)区域和体硅区域上形成或蚀刻硅沟槽隔离(STI)的方法，以及由此形成的半导体器件。通过利用STI掩模蚀刻到最上硅层，进行定时蚀刻，其在体硅区域中蚀刻到希望深度并且在SOI区域的掩埋绝缘体上停止，并蚀刻穿过SOI区域的掩埋绝缘体，可以在SOI和体硅区域中同时蚀刻STI。用于该方法的掩埋绝缘体蚀刻可以作为硬掩模除去步骤的一部分，以很小的复杂性进行。此外，通过为体和SOI区域选择相同的深度，可以避免后续CMP工艺产生的问题。本发明还清洁了有可能存在氮化硅残留物的SOI和体区域之间的边界。 | ||
| 申请公布号 | CN1954435A | 申请公布日期 | 2007.04.25 |
| 申请号 | CN200580015395.1 | 申请日期 | 2005.06.06 |
| 申请人 | 国际商业机器公司 | 发明人 | M·施泰格瓦尔特;M·库马尔;H·L·霍;D·多布任斯基;J·法尔特迈尔 |
| 分类号 | H01L27/12(2006.01);H01L27/01(2006.01);H01L31/0392(2006.01) | 主分类号 | H01L27/12(2006.01) |
| 代理机构 | 北京市中咨律师事务所 | 代理人 | 于静;刘瑞东 |
| 主权项 | 1.一种在包括绝缘体上硅(SOI)区域和体硅区域的器件中形成硅沟槽隔离(STI)的方法，该方法包括以下步骤：利用STI掩模蚀刻到最上硅层；进行定时蚀刻，其在所述体硅区域中蚀刻到希望深度并且在所述SOI区域的掩埋绝缘体上停止；蚀刻穿过所述SOI区域的掩埋绝缘体；以及沉积STI材料以形成STI。 | ||
| 地址 | 美国纽约 | ||