| 发明名称 | 具有多阶快取架构的处理模块 | ||
| 摘要 | 本发明提供一种具有多阶快取架构的处理模块，该处理模块具有：一处理器；一个一阶快取，耦接至该处理器，用来为该处理器快取数据，其中该一阶快取具有至少一个一阶快取范围；一个二阶快取，耦接至该一阶快取，用来为该处理器快取数据，其中该二阶快取具有至少一个二阶快取范围，以及该一阶快取范围与该二阶快取范围彼此互斥；以及一存储器接口，耦接至该一阶快取与该二阶快取，用来于该一阶快取与一存储器之间传输数据以及用来于该二阶快取与该存储器之间传输资料。本发明的有益效果在于，提供能一种能够保证快取效能的多阶快取架构的处理模块。 | ||
| 申请公布号 | CN1924833A | 申请公布日期 | 2007.03.07 |
| 申请号 | CN200610108977.0 | 申请日期 | 2006.07.31 |
| 申请人 | 联发科技股份有限公司 | 发明人 | 许廷诚;林彦宇;柯智伟;林昌辅 |
| 分类号 | G06F12/08(2006.01);G06T1/20(2006.01);H04N7/26(2006.01) | 主分类号 | G06F12/08(2006.01) |
| 代理机构 | 北京三友知识产权代理有限公司 | 代理人 | 任默闻 |
| 主权项 | 1.一种具有多阶快取架构的处理模块，其特征在于，处理模块包含有：一处理器；一个一阶快取，耦接至处理器，用来为处理器快取数据，其中一阶快取具有至少一个一阶快取范围；一个二阶快取，耦接至一阶快取，用来为处理器快取数据，其中二阶快取具有至少一个二阶快取范围，以及一阶快取范围与二阶快取范围彼此互斥；以及一存储器接口，耦接至一阶快取与二阶快取，用来在一阶快取与一存储器之间传输数据以及用来在二阶快取与存储器之间传输数据。 | ||
| 地址 | 台湾省新竹科学工业园区 | ||