在集成电路中用于可变处理周期的方法及装置

摘要

本发明为一种用于在一数字逻辑模块中修改处理周期的系统。本发明包括如下。一处理电路，其构造成用于接收一输入以产生一输出。一控制器，其耦接至所述处理电路并构造成用于追踪L次操纵，其中L为一整数。所述控制器进一步构造成用于向所述处理电路发送一选择信号并使所述处理电路在N个时钟循环内操纵所述输入。N为一整数且N小于或等于L。N在所述复数个处理时间周期内变化。一输出端口，其耦接至所述处理电路并构造成用于传送所述输出。

主权项

1、一种用于在一数字逻辑模块中修改处理周期的系统，其包括：一处理电路，其构造成用于接收一输入、对所述输入进行L次操纵，其中L为一整数，以产生一输出；一控制器，其耦接至所述处理电路且构造成用于追踪所述处理电路的操纵次数、向所述处理电路发送一选择信号、并使所述处理电路在N个时钟循环内产生所述输出，其中N为一整数，N小于或等于L，且N变化；及一输出端口，其耦接至所述处理电路且构造成用于传送所述输出。