| 主权项 |
1.一种半导体结构,包括:一基底,该基底具有一焊垫区与一熔丝区;一焊垫,配置于该焊垫区之该基底中;一熔丝结构,配置于该熔丝区之该基底中;以及一保护层,配置于该基底上,覆盖该焊垫区与该熔丝区。2.如申请专利范围第1项所述之半导体结构,其中该保护层的厚度介于500-1000之间。3.如申请专利范围第1项所述之半导体结构,其中该保护层的材质包括绝缘材料。4.如申请专利范围第1项所述之半导体结构,其中该焊垫的材质包括铜。5.如申请专利范围第1项所述之半导体结构,其中该熔丝结构的材质包括铜。6.一种半导体结构,包括:一基底,该基底具有一焊垫区与一熔丝区;一焊垫,配置于该焊垫区之该基底中;一熔丝结构,配置于该熔丝区之该基底中;一第一保护层,配置于该基底上,且暴露出该焊垫与该熔丝结构;以及一第二保护层,配置于该基底上,覆盖该第一保护层、该焊垫与该熔丝结构。7.如申请专利范围第6项所述之半导体结构,其中该第二保护层的厚度介于500-1000之间。8.如申请专利范围第6项所述之半导体结构,其中该第二保护层的材质包括绝缘材料。9.如申请专利范围第6项所述之半导体结构,其中该第一保护层包括氧化矽层、氮化矽层或由氧化矽层与氮化矽层所组成的复合层。10.如申请专利范围第6项所述之半导体结构,其中该第一保护层的厚度介于4000-5000之间。11.如申请专利范围第6项所述之半导体结构,其中该焊垫的材质包括铜。12.如申请专利范围第6项所述之半导体结构,其中该熔丝结构的材质包括铜。13.一种半导体结构的制程方法,包括:提供一基底,该基底具有一焊垫区与一熔丝区,且该焊垫区之该基底中已形成有一焊垫以及该熔丝区之该基底中已形成有一熔丝结构;进行至少一检测步骤;以及于该基底上形成一第一保护层,覆盖该焊垫区与该熔丝区。14.如申请专利范围第13项所述之半导体结构的制程方法,其中该第一保护层的厚度介于500-1000之间。15.如申请专利范围第13项所述之半导体结构的制程方法,其中该第一保护层的材质包括绝缘材料。16.如申请专利范围第13项所述之半导体结构的制程方法,其中该至少一检测步骤包括一电性检测步骤或一第一良率检测步骤。17.如申请专利范围第16项所述之半导体结构的制程方法,其中该电性检测步骤包括晶圆接受度测试(wafer acceptance test,WAT)。18.如申请专利范围第16项所述之半导体结构的制程方法,更包括于该第一良率检测步骤之后以及形成该第一保护层之前,进行一雷射修补步骤以及进行一第二良率检测步骤。19.如申请专利范围第13项所述之半导体结构的制程方法,更包括于该至少一检测步骤之前,于该基底上形成一第二保护层,且暴露出该焊垫与该熔丝结构。20.一种半导体结构的制程方法,包括:提供一基底,该基底具有一焊垫区与一熔丝区,且该焊垫区之该基底中已形成有一焊垫以及该熔丝区之该基底中已形成有一熔丝结构;进行一第一检测步骤;于该基底上形成一第一保护层,覆盖该焊垫区与该熔丝区;移除该焊垫上之该第一保护层,以形成一焊垫开口;以及进行一第二检测步骤。21.如申请专利范围第20项所述之半导体结构的制程方法,其中该第一保护层的厚度介于500-1000之间。22.如申请专利范围第20项所述之半导体结构的制程方法,其中该第一保护层的材质包括绝缘材料。23.如申请专利范围第20项所述之半导体结构的制程方法,其中该第一检测步骤包括一电性检测步骤。24.如申请专利范围第23项所述之半导体结构的制程方法,其中该电性检测步骤包括晶圆接受度测试。25.如申请专利范围第20项所述之半导体结构的制程方法,其中该第二检测步骤包括一第一良率检测步骤。26.如申请专利范围第25项所述之半导体结构的制程方法,更包括于该第一良率检测步骤之后,进行一雷射修补步骤以及进行一第二良率检测步骤。27.如申请专利范围第20项所述之半导体结构的制程方法,更包括于该第一检测步骤之前,于该基底上形成一第二保护层,且暴露出该焊垫与该熔丝结构。图式简单说明:图1为习知一种半导体结构进行封装前之剖面示意图。图2A为依照本发明实施例所绘示的半导体结构之剖面示意图。图2B为依照本发明实施例所绘示的半导体结构之剖面示意图。图3A至图3C为依照本发明一实施例所绘示的半导体结构的制程方法之流程剖面图。图4A至图4C为依照本发明另一实施例所绘示的半导体结构的制程方法之流程剖面图。 |
