| 主权项 |
1.一种用以发射信号之晶片,包含: 一发射器,其包括用来接收一资料输入信号、以及 响应于该资料输入信号经由连续接合部分不同编 码信号而提供一全周期编码信号的一周期编码电 路;其中若干编码信号具有与其它编码信号不同之 频率,若干编码信号具有与其它编码信号不同之相 位;以及其中资料系以全周期编码信号之资料时段 呈现,资料时段并未有多于一编码信号之一周期。 2.如申请专利范围第1项之晶片,其中该发射器进一 步包括用来接收该资料输入信号、以及响应于此 而提供一互补全周期编码信号的一互补周期编码 电路。 3.如申请专利范围第1项之晶片,其中该周期编码电 路包括一多工器,其用来接收该资料输入信号及编 码信号,以及用来选择编码信号之响应于该资料输 入信号形成该全周期编码信号部分,以及其编码信 号为前一资料时段所选择之编码信号部分。 4.如申请专利范围第1项之晶片,进一步包含用来提 供一周期性参考信号之一周期性信号源;以及其中 该发射器包括用来响应于该周期性参考信号提供 该编码信号之电路。 5.如申请专利范围第4项之晶片,其中该周期性参考 信号具有周期系等于该资料时段之时间长度。 6.如申请专利范围第4项之晶片,其中该周期性参考 信号具有一周期,其系等于该资料输入信号之一资 料位元单元之时间长度。 7.如申请专利范围第1项之晶片,其中该编码信号包 括一具有频率F之第一信号、一为第一信号反相信 号之第二信号,一具有频率F/2之第三信号,以及一 为第三信号之反相信号之第四信号。 8.如申请专利范围第1项之晶片,其中该全周期编码 信号依据资料値而定表示0或1。 9.如申请专利范围第1项之晶片,进一步包含一接收 器,其包括一初接收电路、一延迟电路及用来提供 一资料输出信号之一逻辑电路,该资料输出信号由 另一全周期编码信号回复资料。 10.一种用以发射信号之晶片,包含: 一发射器,其包括用来接收一资料输入信号及一周 期性参考信号、以及响应于此来提供一周期编码 信号的一周期编码电路;其中响应于该资料输入信 号及一周期性参考信号,该周期编码信号于接续资 料时段期间系由编码信号连续接合部分所形成;其 中若干编码信号具有与其它编码信号不同之频率, 以及若干编码信号具有与其它编码信号不同之相 位。 11.如申请专利范围第10项之晶片,其中该周期编码 信号为一全周期编码信号,其中并无任何资料时段 具有多于一周期之编码信号。 12.如申请专利范围第10项之晶片,其中该发射器进 一步包括用来接收该资料输入信号及该周期性参 考信号、以及响应于此来提供一互补周期编码信 号的一互补周期编码电路,其中该互补周期编码信 号为该周期编码信号之逻辑反相型态。 13.如申请专利范围第10项之晶片,其中该周期编码 电路包括一个多工器,其用来接收该资料输入信号 及编码信号,以及用来响应于该资料输入信号选择 该等编码信号之形成该全周期编码信号的部分,以 及其编码信号系针对前一资料时段所选择。 14.如申请专利范围第10项之晶片,其中该编码信号 包括一具有频率F之第一信号、一为第一信号反相 信号之第二信号,一具有频率F/2之第三信号,以及 一为第三信号之反相信号之第四信号。 15.如申请专利范围第10项之晶片,进一步包含一接 收器,其包括一初接收电路、一延迟电路及一逻辑 电路来提供一资料输出信号,该资料输出信号由另 一全周期编码信号回复资料。 16.一种用以发射及接收信号之系统,包含: 一发射器,其包括用来接收一资料输入信号、以及 响应于该资料输入信号经由连续接合部分不同编 码信号而提供一全周期编码信号的一周期编码电 路;其中若干编码信号具有与其它编码信号不同之 频率,若干编码信号具有与其它编码信号不同之相 位;以及其中资料系以全周期编码信号之资料时段 呈现,资料时段并未有多于一周期之编码信号;以 及 一接收器,用来接收该全周期编码信号,且响应于 此回复该资料输入信号値。 17.如申请专利范围第16项之系统,其中该发射器进 一步包括一互补周期编码电路,用来接收该资料输 入信号,以及响应于此,提供一互补全周期编码信 号。 18.如申请专利范围第16项之系统,其中该周期编码 电路包括一个多工器,其用来接收该资料输入信号 及编码信号,以及响应于该资料输入信号来选择编 码信号之形成该全周期编码信号的部分,以及其编 码信号系针对前一资料时段所选择。 19.如申请专利范围第16项之系统,进一步包含用来 提供一周期性参考信号之一周期性信号源;以及其 中该发射器包括用来响应于该周期性参考信号提 供该编码信号的电路。 20.如申请专利范围第16项之系统,其中该编码信号 包括一具有频率F之第一信号、一为第一信号反相 信号之第二信号,一具有频率F/2之第三信号,以及 一为第三信号之反相信号之第四信号。 21.如申请专利范围第16项之系统,进一步包含一接 收器,其包括一初接收电路、一延迟电路及一逻辑 电路来提供一资料输出信号其包括该资料输入信 号之回复値。 22.如申请专利范围第21项之系统,其中该回复値为 该资料输入信号之値之反相型态。 23.一种用以发射及接收信号之系统,包含: 一发射器,其包括: (a)一周期编码电路,用来接收一资料输入信号,以 及经由连续接合不同编码信号之部分来响应于此 提供一周期编码信号,其中若干编码信号具有与其 它编码信号不同之频率,以及若干编码信号具有与 其它编码信号不同之相位;以及 (b)一互补周期编码电路,用来接收该资料输入信号 ,以及经由连续接合不同编码信号部分,响应于此 来提供一互补周期编码信号;以及 一接收器,用来接收该周期编码信号及该互补周期 编码信号,以及响应于该等信号回复该资料输入信 号値。 24.如申请专利范围第23项之系统,其中该周期编码 电路包括一个多工器,其用来接收该资料输入信号 及编码信号,以及响应于该资料输入信号来选择编 码信号之形成该全周期编码信号的部分,以及其编 码信号系针对前一资料时段所选择。 25.如申请专利范围第23项之系统,进一步包含用来 提供一周期性参考信号之一周期性信号源;以及其 中该发射器包括用来响应于该周期性参考信号提 供该编码信号之电路。 26.如申请专利范围第23项之系统,其中该编码信号 包括一具有频率F之第一信号、一为第一信号反相 信号之第二信号,一具有频率F/2之第三信号,以及 一为第三信号之反相信号之第四信号。 27.如申请专利范围第23项之系统,进一步包含一接 收器,其包括一初接收电路、一延迟电路及一逻辑 电路来提供一资料输出信号其包括该资料输入信 号之回复値。 28.如申请专利范围第23项之系统,其中该周期编码 信号为一全周期编码信号,其中并无任何资料时段 具有多于一周期之编码信号。 图式简单说明: 第1及2图各自为方块图,显示根据本发明之具体例 之系统。 第3图为方块图,显示根据本发明之具体例之系统, 包括第1图之发射器及接收器。 第4图为方块图,显示根据本发明之具体例之系统, 包括第3图之发射器及接收器范例。 第5图为时序图,显示根据本发明之具体例之信号 。 第6图为表格,显示根据本发明之具体例之信号。 第7图为第4图接收器之时序图,显示根据本发明之 具体例之信号。 第8图为方块图,显示根据本发明之具体例之同步 电路,该同步电路可选择性耦合至第4、10及12图之 接收器。 第9图为方块图,显示根据本发明之具体例,第8图之 周期性信号导出电路之细节。 第10图为方块图,显示根据本发明之具体例,第3图 之接收器范例。 第11图为第10图接收器之时序图,显示根据本发明 之具体例之信号。 第12图为方块图,显示根据本发明之具体例之系统 。 第13图为时序图,显示根据本发明之具体例之信号 。 第14及15图各自为方块图,显示根据本发明之具体 例之系统。 |
