发明名称 半导体元件
摘要 本发明提供一种超接合半导体元件,能改善元件周缘部的雪崩耐量,提高作为元件整体的雪崩耐量。漏极·漂移部是以间距P1交互地重复接合第一n型区域和第一p型区域构成的第一并列pn构造,漏极·漂移部的周围是由第二并列pn构造所构成的元件周缘部。元件周缘部与第一并列pn构造连续,以间距P1交互地重复接合第二n型区域和第二p型区域所构成。第一和第二并列pn构造的杂质浓度大致相同,在元件周缘部的表层区域形成的第三并列pn构造,是将第三n型区域、和比它杂质浓度高的第三p型区域以比P1还小的间距P2来交互地重复接合所构成,其杂质浓度比第一和第二并列pn构造的杂质浓度还低。
申请公布号 CN1734782A 申请公布日期 2006.02.15
申请号 CN200510088801.9 申请日期 2005.07.29
申请人 富士电机电子设备技术株式会社 发明人 大西泰彦;西村武义;新村康;井上正范
分类号 H01L29/00(2006.01) 主分类号 H01L29/00(2006.01)
代理机构 北京纪凯知识产权代理有限公司 代理人 龙淳
主权项 1.一种半导体元件,其特征在于,具有:存在于基板的第一主面侧的有源或者无源的流动电流的元件活性部;存在于所述基板的第二主面侧的第一导电型的低电阻层;纵向漂移部,介于所述元件活性部和所述低电阻层之间,在接通状态沿纵向流动漂移电流,并在关闭状态被耗尽;以及元件周缘部,在所述纵向漂移部的周围介于所述第一主面和所述低电阻层之间,在接通状态大概是非电路区域,在关闭状态被耗尽,所述纵向漂移部是沿所述基板的厚度方向取向的第一纵向第一导电型区域和沿着所述基板的厚度方向取向的第一纵向第二导电型区域交互重复接合形成的第一并列pn构造,并且,所述元件周缘部具有第一部分,该第一部分由沿着所述基板的厚度方向取向的第二纵向第一导电型区域和沿着所述基板的厚度方向取向的第二纵向第二导电型区域以第一重复间距交互重复接合形成的第二并列pn构造所形成,所述元件周缘部在作为所述基板的第一主面侧的表层区域,具有第二部分,该第二部分由第三纵向第一导电型区域、比该第三纵向第一导电型区域还高的杂质浓度的第三纵向第二导电型区域以比所述第一重复间距还窄的第二重复间距来交互地重复接合所形成的第三并列pn构造来形成。
地址 日本东京