| 主权项 |
1.一种非挥发性记忆体之区块状态记录装置,主要包括:一介面单元,系能容纳至少一非挥发性记忆体,并与该至少一非挥发性记忆体电性连接,其中,该至少一非挥发性记忆体具有复数区块,且每一区块系为该至少一非挥发性记忆体记忆资料清除(Erase)之最小单位;一处理器,系与该介面单元连接,俾供透过该介面单元侦测该至少一非挥发性记忆体之区块状态,以获得一区块状态结果;以及一记忆单元,系与该处理器连接,俾供该处理器将该区块状态结果暂存于该记忆单元,并在侦测结束后,由该处理器透过该介面单元将暂存于该记忆单元之区块状态结果写入该复数区块之其中一区块。2.如申请专利范围第1项所述之区块状态记录装置,其中,该处理器侦测该至少一非挥发性记忆体之区块状态时,更利用一计数器计数该至少一非挥发性记忆体之区块数目,以获得一计数値,俾供侦测结束后,该处理器更能将该计数値写入该至少一非挥发性记忆体。3.如申请专利范围第2项所述之区块状态记录装置,其中,该计数値系为有效区块数目或无效区块数目。4.如申请专利范围第1项所述之区块状态记录装置,其中,该区块状态记录包括至少一有效区块位址或至少一无效区块位址。5.如申请专利范围第1项所述之区块状态记录装置,其中,该介面单元系为一容纳装置。6.如申请专利范围第5项所述之区块状态记录装置,其中,该容纳装置为积体电路晶片(IC)座。7.如申请专利范围第1项所述之区块状态记录装置,其中,该复数区块之其中一区块系为第一区块(Block0)。8.如申请专利范围第1项所述之区块状态记录装置,其中,该处理器系提供至少一错误修正码(ECC),并将该至少一错误修正码记录于该第一区块,以确保该区块状态结果存取无误。9.如申请专利范围第1项所述之区块状态记录装置,其中,该记忆单元系为随机存取记忆体(RAM)。10.如申请专利范围第1项所述之区块状态记录装置,其中,该至少一非挥发性记忆体系为反及型快闪记忆体。11.一种非挥发性记忆体之区块状态记录方法,主要包括下述步骤:(A)进行初始化,以设定至少一参数値;(B)侦测至少一具有复数区块之非挥发性记忆体,以获得至少一区块状态结果,其中,每一区块系为该至少一非挥发性记忆体记忆资料清除(Erase)之最小单位;以及(C)将该侦测结果写入一记忆单元,直到侦测结束后,再将该至少一区块状态结果写入该至少一非挥发性记忆体之其中一区块。12.如申请专利范围第11项所述之方法,其中,于步骤(B)中,更利用一计数器记数所侦测区块数目,以获得一计数値,俾当侦测结束后一并将该计数値写入该至少一非挥发性记忆体。13.如申请专利范围第11项所述之方法,其中,该至少一参数値系包括区块起始位址、计数器之计数値及该记忆单元之起始位址。14.如申请专利范围第11项所述之方法,其中,该至少一侦测结果系为至少一有效区块位址。15.如申请专利范围第11项所述之方法,其中,该至少一侦测结果系为至少一无效区块位址。16.如申请专利范围第11项所述之方法,其中,该其中一区块系为第一区块(Block 0)。17.如申请专利范围第11项所述之方法,其中,于步骤(C)中,更写入至少一错误修正码(ECC)于该第一区块,以确保该区块状态结果存取无误。18.如申请专利范围第11项所述之方法,其中,该至少一非挥发性记忆体系为快闪记忆体。19.如申请专利范围第18项所述之方法,其中,该快闪记忆体系为反及型快闪记忆体。20.如申请专利范围第11项所述之方法,其中,该记忆单元系为随机存取记忆体(RAM)。图式简单说明:图1系本发明之功能方块图。图2系本发明第一实施例之动作流程图。图3系本发明第二实施例之动作流程图。 |
