| 主权项 |
1.一种用于提升烧录式半导体记忆体的良率的电路附加装置,其中该电路附加装置系连接烧录式半导体记忆体,且烧录式半导体记忆体在逻辑上区分成复数个记忆区块,该电路附加装置系包括:复数个记忆区块良莠指示输入端,系分别接收每一块记忆区块是否良好或损坏的指示讯号;一启动指示输入端,系接收是否将电路附加装置启动的启动指示讯号;一记忆区块存取输入端,系接收那一个记忆区块要被存取的第一地址讯号;一解码电路,系连接该些记忆区块良莠指示输入端、记忆区块存取输入端与启动指示输入端,以及依据该些讯号,将第一地址讯号转换成第二地址讯号,其中当第一地址讯号若是对应到损坏的记忆区块,第一地址讯号被转址成第二地址讯号,其中第二地址讯号是对应到良好的记忆区块。2.如申请专利范围第1项所述之电路附加装置,其中烧录式半导体记忆体,系一一次烧录式仅读记忆体(One Time Programmable ROM)、一快闪记忆体(Flash Memory)的其中一个。3.如申请专利范围第1项所述之电路附加装置,其中解码电路,系至少包括复数个逻辑闸元件。4.如申请专利范围第1项所述之电路附加装置,其中记忆区块的大小,系32768个位元组。图式简单说明:第一图显示本创作用于提升烧录式半导体记忆体的良率的电路附加装置的实施例的电路图。第二图显示本创作与烧录式半导体记忆体一起连接使用的架构示意图。 |
