发明名称 用于校正任意混合之突发及随机错误之代数解码器及方法
摘要 本发明系揭示一种可透过反覆将一抹除增加及移除(N-B)次,直到整个故障磁区已被扫描为止且校正位于故障磁区中的B位元组突发错误与t位元组随机错误组合之错误校正代数解码器及一相关方法,假设可满足下列不等式:(B+2t)((R-1),其中N表示位元组数目,B表示错误突发长度, t表示随机错误的总数,而且R表示在该故障磁区中检查位元组数目。此会在解码延迟上造成一校正磁区,其中该解码延迟是该等检查位元组R数目的一般线性函数,如下所示:解码延迟=5R(N-B)。
申请公布号 TWI231419 申请公布日期 2005.04.21
申请号 TW092121841 申请日期 2003.08.08
申请人 万国商业机器公司 发明人 马汀 奥瑞连诺 哈士纳;田村哲也;贝利 马歇尔 特拉葛;席穆尔 韦诺葛拉德
分类号 G06F11/14 主分类号 G06F11/14
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 1.一种在故障磁区中用于校正错误与随机错误突发组合之错误校正代数解码方法,其包含:反覆将一抹除增加及移除(N-B)次,直到整个故障磁区扫描为止,其中N表示在故障磁区的位元组数目,而且B表示在故障磁区的错误突发长度;及其中(B+2t)小于或等于(R-1),其中R表示在故障磁区的检查位元组数目,其中t表示在故障磁区的随机错误总数;在检查位元组R数目的一般线性函数的一解码延迟上造成一校正磁区。2.如申请专利范围第1项之方法,其进一步包含应用一初始化阶段,以接收复数个一连串事件,并从复数个一连串事件产生一修改的一连串事件多项式。3.如申请专利范围第2项之方法,其进一步包含透过使用该修改的一连串事件多项式而将(R-B)个抹除反覆移除。4.如申请专利范围第3项之方法,其进一步包含计算一错误定位器多项式,其假设R抹除最初是存在该故障磁区的开始。5.如申请专利范围第4项之方法,其进一步包含判断该错误定位器多项式是否有效。6.如申请专利范围第5项之方法,其中如果该错误定位器多项式是有效,将该错误定位器多项式加入一解决清单。7.如申请专利范围第1项之方法,其进一步包含执行一循环冗余检查;及选取一有效的突发与错误定位器与对应的错误値,以校正该故障磁区。8.如申请专利范围第3项之方法,其中该初始化阶段包含计算一连串事件多项式S(x),如下所示:其中"i"表示从0至(R-1)的索引;而且Si表示第1个一连串事件。9.如申请专利范围第8项之方法,其进一步包含计算一抹除多项式E(x),如下所示:其中i表示符号値与位置的伽洛瓦(Galois)栏位。10.如申请专利范围第9项之方法,其进一步包含计算一修改的一连串事件多项式S(x)E,如下所示:S(x)E:=[E(x)*S(x)]mod xR造成该修改的一连串事件多项式。11.如申请专利范围第10项之方法,其中反覆移除(R-B)个抹除包含计算用于解决[B,t]的初始多项式基本値[11,12],如下所示:11:=[1,S(x)E],及12:=[0,xR],其中[11]与[12]的每一者是两个多项式的向量。12.如申请专利范围第11项之方法,其进一步包含反覆计算用于所有解决[B,t]的初始多项式基本値[11,12],并移除对应的抹除,如下式所述:对于i=B,...,R-1而言,[11,12]:=移除抹除([11,12],`);及其中[11]包含向量[v,q],而且[12]包含向量[u,p],如下所示:[11]=[v,q],及[12]=[u,p],其中v表示错误定位器多项式,q表示一错误评估多项式,u表示一先前错误定位器多项式,而且p表示一先前错误评估多项式。13.如申请专利范围第4项之方法,其中该反覆增加及移除抹除(N-B)次包含连续移除一抹除并增加一抹除,以改变一位元组抹除。14.如申请专利范围第13项之方法,其中该改变位元组抹除包含沿着该故障磁区而将位元组抹除从一开始位置移除。15.如申请专利范围第14项之方法,其中该改变位元组抹除进一步包含在距离该开始位置R增加一位元组抹除。16.如申请专利范围第15项之方法,其中该移除位元组抹除包含评估多项式q0与p0,如下所示:q0:=q(),p0:=p(),及=i其中表示设定成等于i的一抹除位置。17.如申请专利范围第16项之方法,其中该移除位元组抹除包含询问下列抹除移除条件是否满足:q0=0,或(p0≠0且(vE)>(p)),其中函数(.)表示一多项式阶度。18.如申请专利范围第17项之方法,其中如果能满意该抹除移除条件,建立向量11与12的组合,以选择性从一错误评估多项式的有效解决免除在该故障磁区中的想要抹除位置,如下所示:c=q0/p011=[v-cu,(q-cp)/(x-)],及12=[(x-)u,p],其中q0表示在=i的该错误评估多项式q的一値,而且p0表示在=i的一先前错误评估多项式p的一値。19.如申请专利范围第17项之方法,其中如果该抹除移除条件不能满足,设定一値c与与向量[11]与[12],如下所示:c=p0/q0,11=[(x-)v,q],及12=[u-cv,(p-cq)/(x-))。20.如申请专利范围第17项之方法,其中该增加位元组抹除包含使用向量。21.如申请专利范围第20项之方法,其中该增加位元组抹除包含设定多项式v0与u0,如下所示:v0:=v(),u0:=u(),及=i。22.如申请专利范围第21项之方法,其中该增加位元组抹除包含判断下列抹除增加条件是否满足:v0=0,或(u0≠0与(vE)>(p))。23.如申请专利范围第22项之方法,其中如果能满足该抹除增加条件,建立向量11与12的组合,以选择性从该错误定位器多项式的有效解决移除在该故障磁区中的想要抹除位置位置,如下所示:c=v0/u0,11=[(v-cu)/(x-),q-cp],及12=[u,(x-)p]其中v0是在=i的错误评估多项式v的一値,而且u0是在=i的一先前错误评估多项式u的一値。24.如申请专利范围第22项之方法,其中如果该抹除增加条件不能满足,设定一値c与向量[11]与[12],如下所示:c=v0/u0,11=[v,(x-)q],及12=[(v-cu)/(x-),p-cq]。25.如申请专利范围第1项之方法,其中该解码延迟如下所示:解码延迟=5R(N-B)。26.一种用以将在一故障磁区中的错误与随机错误突发组合校正之一错误校正代数解码器,其包含:一第一组指令码,用以将一抹除反覆增加及移除(N-B)次,直到整个故障磁区扫描为止,其中N表示在该故障磁区的位元组数目,而且B表示在该故障磁区的错误突发长度;及其中(B+2t)是小于或等于(R-1),其中R表示在该故障磁区的检查位元组数目,其中t表示在该故障磁区的随机错误总数;在检查位元组R数目的一般线性函数的一解码延迟上造成一校正磁区。27.如申请专利范围第26项之解码器,其进一步包含一第二组指令码,用以应用一初始化阶段,以接收复数个一连串事件,并从复数个一连串事件产生一修改的一连串事件多项式。28.如申请专利范围第27项之解码器,其进一步包含一第三组指令,其可透过使用该修改的一连串事件多项式而反覆移除(R-B)个抹除。29.如申请专利范围第28项之解码器,其进一步包含一第四组指令,以计算一错误定位器多项式,假设R抹除最初是存在该故障磁区的开始。30.如申请专利范围第29项之解码器,其中如果错误定位器多项式是有效,该错误定位器多项式便可加入一解决清单。31.如申请专利范围第26项之解码器,其进一步包含一第五组指令码,以执行循环冗余检查,必选取一有效的突发与错误定位器与对应的错误値,以产生该校正磁区。32.如申请专利范围第26项之解码器,其中该解码延迟如下所示:解码延迟=5R(N-B)。33.一种用以校正在一故障磁区中的错误与随机错误突发组合之错误校正解码器,其包含:增加与移除装置,用以将一抹除反覆增加及移除(N-B)次,直到整个故障磁区扫描为止,其中N表示在该故障磁区的位元组数目,而且B表示在该故障磁区的错误突发长度;及其中(B+2t)是小于或等于(R-1),其中R表示在该故障磁区的检查位元组数目,其中t表示在该故障磁区的随机错误总数;在检查位元组R数目的一般线性函数的一解码延迟上造成一校正磁区。34.如申请专利范围第33项之解码器,其进一步包含应用装置,用以应用一初始化阶段,以接收复数个一连串事件,并从复数个一连串事件产生一修改的一连串事件多项式。35.如申请专利范围第34项之解码器,其进一步包含移除装置,其系透过使用该修改的一连串事件多项式而移除(R-B)个抹除。36.如申请专利范围第35项之解码器,其进一步包含计算装置,用以计算一错误定位器多项式,假设R抹除最初是存在该故障磁区的开始。37.如申请专利范围第36项之解码器,其中如果该错误定位器多项式是有效,将该错误定位器多项式加入一解决清单。38.如申请专利范围第33项之解码器,其进一步包含检查装置,用以执行循环冗余检查,并选取一有效的突发与错误定位与对应的错误値,以产生一校正磁区。39.如申请专利范围第33项之解码器,其中该解码延迟如下所示:解码延迟=5R(N-B)。40.一种用以校正在一故障磁区中错误与随机错误突发组合之错误校正代数解码方法,其包含:反覆将一抹除增加及移除(N-B)次,直到等个故障磁区扫描为止,其中N表示在该故障磁区的位元组数目,而且B表示在该故障磁区的错误突发长度;及其中(B+2t)是小于或等于(R-1),其中R表示在该故障磁区的检查位元组数目,其中t表示在该故障磁区的随机错误总数,以造成一校正磁区。图式简单说明:图1系根据本发明而描述应用一混合模式突发/随机错误解码处理的例如一磁碟机的资料储存系统图;图2描述形成一部份的图1磁碟机系统的一缓冲硬碟控制器结构方块图;图3是图1的资料储存系统的高阶方块图,其系描述图2硬碟控制器的资料流与一读取通道与一写入通道,并描述包含一ECC读取处理器与一ECC写入处理器的错误校正码系统;图4是图1的资料储存系统方块图,其系详细描述形成图3的一部份ECC读取处理器与ECC写入处理器的一ECC模组的主要元件,并描述本发明的一混合模式突发/随机错误解码器;图5是描述经由图4的错误校正码模组实施混合模式突发/随机错误解码处理的高阶功能流程图;图6是描述在图5的解码处理中用以移除及增加抹除的更详细功能流程图;图7是描述在图5解码处理的一初始化阶段的更详细功能流程图;图8是描述在图5的解码处理中透过移除抹除的连续初始化阶段的更详细功能流程图;图9是描述在图6的处理中用以增加抹除的步骤更详细功能流程图;图10是描述在图6的处理中用以移除抹除步骤的更详细功能流程图;及图11系根据本发明而描述透过图4的混合模式突发/随机错误解码器分析的磁区片段图。
地址 美国