半导体存储器件

摘要

该半导体存储器件具有：时钟输入缓冲器，用于输出内部时钟信号INCLK；“非”电路，用于接收外部信号/CS；以及“或”电路，用于接收“非”电路的输出和刷新请求信号RER并把其逻辑和作为内部时钟使能信号INCE输出至时钟输入缓冲器。时钟输入缓冲器具有用于接收时钟信号CLK和内部时钟使能信号INCE并输出其逻辑积的反相信号的“与非”电路。

主权项

1.一种用于在正常操作模式下执行数据读/写操作并在备用模式下停止数据读/写操作的第一半导体存储器件，其包括：存储器，用于存储数据，其被刷新以保持所存储的数据；以及时钟输入缓冲器，用于生成内部时钟信号，在备用模式下存储器中没有刷新请求时停止生成内部时钟信号。