| 主权项 |
1.一种形成位元线接触窗之方法,包括下列步骤:提供一半导体基底,包含有复数个相邻之MOS电晶体,而该电晶体包含一闸极及构成汲极与源极之掺杂区;形成一第一介电层于上述之基底上表面,其中该第一介电层系填入该复数个MOS电晶体之间;坦覆性形成一第二介电层于上述该第一介电层上;蚀刻该第二介电层一开口露出该掺杂区上方之第一介电层;顺应性形成一非晶矽层于该第二介电层与该开口中之第一介电层上;以倾斜之离子束离子掺杂该第二介电层上之非晶矽层;蚀刻去除该未被离子掺杂之非晶矽层,露出该掺杂区上之第一介电层;以该掺杂之非晶矽层为罩幕,对该掺杂区上之第一介电层以大于1:25之蚀刻选择比,蚀刻去除掺杂区上之第一介电层以形成一位元线接触窗;以及于该位元线接触窗内填满一导电层,以用作为一位元线接触插塞。2.如申请专利范围第1项所述之形成位元线接触窗之方法,其中该闸极是由基底表面向上依序包括一闸介电层、一复晶矽闸电极、一矽化钛层以及一氮化物层。3.如申请专利范围第1项所述之形成位元线接触窗之方法,其中该第一介电层为一硼磷矽玻璃(BPSG)层。4.如申请专利范围第1项所述之形成位元线接触窗之方法,其中该第二介电层为一四乙氧基矽烷(TEOS)层。5.如申请专利范围第1项所述之形成位元线接触窗之方法,其中该非晶矽层系以电浆加强式化学气相沉积法(PECVD)形成。6.如申请专利范围第5项所述之形成位元线接触窗之方法,其中该非晶矽层之厚度系控制在1000~2000埃之间。7.如申请专利范围第1项所述之形成位元线接触窗之方法,其中该离子掺杂系以BF2离子(BF2+)植入法形成。8.如申请专利范围第7项所述之形成位元线接触窗之方法,其中该BF2离子植入之离子束角度系倾斜30~40度。9.如申请专利范围第1项所述之形成位元线接触窗之方法,其中蚀刻去除该未被离子掺杂之非晶矽层系以等向性湿蚀刻法施行。10.一种形成位元线接触窗之方法,包括下列步骤:提供一基底,包含有复数个相邻之MOS电晶体,而该电晶体包含一闸极及构成汲极与源极之掺杂区;形成一第一介电层于上述基底表面,且填入该些电晶体间;形成一第二介电层于该第一介电层上;蚀刻一开口露出该掺杂区上方之第一介电层;顺应性形成一保护层于该第二介电层与该开口中之第一介电层上;离子掺杂该第二介电层上之保护层;去除该未被离子掺杂之保护层,露出该掺杂区上之第一介电层;以该保护层为罩幕,去除掺杂区上之第一介电层以形成一位元线接触窗;以及填满一导电层于该位元线接触窗。11.如申请专利范围第10项所述之形成位元线接触窗之方法,其中该闸极是由基底表面向上依序包括一闸介电层、一复晶矽闸电极、一矽化钛层以及一氮化物层。12.如申请专利范围第10项所述之形成位元线接触窗之方法,其中该第一介电层为一硼磷矽玻璃(BPSG)层。13.如申请专利范围第10项所述之形成位元线接触窗之方法,其中该第二介电层为一四乙氧基矽烷(TEOS)层。14.如申请专利范围第10项所述之形成位元线接触窗之方法,其中该保护层为一非晶矽层。15.如申请专利范围第14项所述之形成位元线接触窗之方法,其中该保护层系以电浆加强式化学气相沉积法(PECVD)形成。16.如申请专利范围第14项所述之形成位元线接触窗之方法,其中该保护层之厚度系控制在1000~2000埃之间。17.如申请专利范围第10项所述之形成位元线接触窗之方法,其中该离子掺杂系利用离子植入法藉以倾斜之离子束来形成。18.如申请专利范围第10项所述之形成位元线接触窗之方法,其中该离子掺杂系以BF2离子(BF2+)植入法形成。19.如申请专利范围第18项所述之形成位元线接触窗之方法,其中该BF2离子植入之离子束角度系倾斜30~40度。20.如申请专利范围第10项所述之形成位元线接触窗之方法,其中去除该未被离子掺杂之保护层系以等向性湿蚀刻法施行。图式简单说明:第1A~1F图为一系列之剖面图,系显示一习知的位元线接触窗的制程方法如何导致上述的位元线接触开路或是字元线-位元线短路的缺陷。第2A~2F图为一系列之剖面图,系显示本发明较佳实施例中形成位元线接触窗方法的详细步骤。 |
