测试电路、集成电路及测试方法

摘要

本发明公开了一种测试电路、集成电路及测试方法。在具有通信用物理层电路PHY的宏块MB2和宏块MB1之间，以时钟频率CF1进行收发信号处理。该测试电路TC包括测试用的发送缓冲器TXB和接收缓冲器RXB，即，所述发送缓冲器TXB以比CF1低的频率CF2存储来自测试输入端子TPI的发送数据信号；所述接收缓冲器RXB以比CF1低的频率CF3将接收数据信号输出到测试输出端子TPO。发送缓冲器TXB以频率CF2存储来自端子TPI的发送数据信号后，以频率CF1将被存储的发送数据信号输出到MB2。接收缓冲器RXB，以频率CF1存储来自MB2的接收数据信号后，将被存储的接收数据信号以频率CF3输出到端子TPO。

主权项

1.一种测试电路，是对以第一时钟频率和第一宏块之间进行收发信号处理的第二宏块进行测试的电路，其特征在于包括：测试用信号发送缓冲器，所述发送缓冲器以比第一时钟频率还慢的第二时钟频率存储来自测试输入端子的发送数据信号；测试用信号接收缓冲器，所述接收缓冲器以比第一时钟频率还慢的第三时钟频率，将来自第二宏块的接收数据信号在测试输出端子输出；其中，所述测试用信号发送缓冲器，以第二时钟频率存储来自测试输入端子的发送数据信号后，以第一时钟频率对包括数据通信用物理层电路的第二宏块输出所存储的发送数据信号；所述测试用信号接收缓冲器，以第一时钟频率存储来自第二宏块的接收数据信号后，以第三时钟频率在测试输出端子输出所存储的接收数据信号。