| 主权项 |
1.一种用于其中包含复数个阶段的一管线化处理器之方法,该方法包含下列步骤:将一第一更新后资料位址値储存在一未来档;以及自该第一更新后资料位址値产生一第二资料位址値。2.如申请专利范围第1项之方法,进一步包含下列步骤:将该第二资料位址値储存在该未来档。3.如申请专利范围第1项之方法,进一步包含下列步骤:将一交付之资料位址値储存在一架构档。4.如申请专利范围第3项之方法,进一步包含下列步骤:取消该管线中之一指令;以及将该架构档中的该交付之资料位址値写到该未来档,而将该未来档恢复到一有效状态。5.如申请专利范围第1项之方法,其中产生该第二更新后资料位址値之该步骤包含下列步骤:利用该管线的一位址计算阶段中之一资料位址产生器计算该第二更新后资料位址値。6.如申请专利范围第1项之方法,进一步包含下列步骤:在该管线的一解码阶段中提供该未来档。7.如申请专利范围第1项之方法,其中储存该第一更新后资料位址値之该步骤包含下列步骤:将一索引値、一长度値、一基値、及一修改値中之至少一个値储存在该未来档。8.一种包含一用来储存机器可执行的指令的机器可读取的媒体之制品,该等指令使一机器执行下列步骤:将一第一更新后资料位址値储存在一未来档;以及自该第一更新后资料位址値产生一第二资料位址値。9.如申请专利范围第8项之制品,进一步包含使该机器将该第二资料位址値储存在该未来档之指令。10.如申请专利范围第8项之制品,进一步包含使该机器将一交付之资料位址値储存在一架构档之指令。11.如申请专利范围第10项之制品,进一步包含使该机器执行下列步骤之指令:取消该管线中之一指令;以及将该架构档中的该交付之资料位址値写到该未来档,而将该未来档恢复到一有效状态。12.如申请专利范围第8项之制品,其中使该机器产生该第二更新后资料位址値之该等指令包含使该机器执行下列步骤之指令:利用该管线的一位址计算阶段中之一资料位址产生器计算该第二更新后资料位址値。13.如申请专利范围第8项之制品,进一步包含使该机器执行下列步骤之指令:在该管线的一解码阶段中提供该未来档。14.如申请专利范围第8项之制品,其中使该机器储存该第一更新后资料位址値之该等指令包含使该机器执行下列步骤之指令:将一索引値、一长度値、一基値、及一修改値中之至少一个値储存在该未来档。15.一处理器,包含:包含两个或更多个阶段之一管线;一未来档,该未来档工作而储存一第一更新后资料位址値;一资料位址产生器,该资料位址产生器工作而自该第一更新后资料位址値产生一第二更新后资料位址値;以及连接于该资料位址产生器与该未来档之间的一更新滙流排,且该更新滙流排工作而将该第二更新后资料位址値写到该未来档。16.如申请专利范围第15项之处理器,其中该等两个或更多个阶段包括一解码阶段、一位址计算阶段、一执行阶段、及一写回阶段。17.如申请专利范围第16项之处理器,其中该未来档系位于该解码阶段,且该资料位址产生器系位于该位址计算阶段。18.如申请专利范围第15项之处理器,进一步包含一架构档,该架构档工作而储存交付之资料位址値。19.如申请专利范围第18项之处理器,进一步包含一连接于该架构档与该未来档之间的恢复滙流排;以及一控制单元,该控制单元工作而回应该管线中被取消之指令,而将该交付之资料位址値自该架构档经由该恢复滙流排而写到该未来档。20.如申请专利范围第15项之处理器,其中该第一更新后资料位址値包含一索引値、一长度値、一基値、及一修改値中之至少一个値。21.如申请专利范围第15项之处理器,其中该处理器包含一数位信号处理器。22.一种在一管线化处理器中用于资料位址计算之系统,包含:一静态机存取记忆体;以及耦合到该静态机存取记忆体之一处理器,且该处理器包含:包含两个或更多个阶段之一管线;一未来档,该未来档工作而储存一第一更新后资料位址値;一资料位址产生器,该资料位址产生器工作而自该第一更新后资料位址値产生一第二更新后资料位址値;以及连接于该资料位址产生器与该未来档之间的一更新滙流排,且该更新滙流排工作而将该第二更新后资料位址値写到该未来档。23.如申请专利范围第22项之系统,其中该等两个或更多个阶段包括一解码阶段、一位址计算阶段、一执行阶段、及一写回阶段。24.如申请专利范围第23项之系统,其中该未来档系位于该解码阶段,且该资料位址产生器系位于该位址计算阶段。25.如申请专利范围第22项之系统,进一步包含一架构裆,该架构档工作而储存交付之资料位址値。26.如申请专利范围第25项之系统,进一步包含一连接于该架构档与该未来档之间的恢复滙流排;以及一控制单元,该控制单元工作而回应被取消的待处理之管线指令,而将该交付之资料位址値自该架构档经由该恢复滙流排而写到该未来档。27.如申请专利范围第22项之系统,其中该第一更新后资料位址値包含一索引値、一长度値、一基値、及一修改値中之至少一个値。28.如申请专利范围第22项之系统,其中该处理器包含一数位信号处理器。图式简单说明:图1是包含根据一实施例的一未来档的一处理器之方块图。图2是根据一实施例的一执行管线之方块图。图3是根据一实施例的一更新作业之流程图。图4是包含根据一实施例的的一处理器的一行动视讯单元之方块图。 |
