| 摘要 |
本发明提供一种在半导体元件中成形一高介电层之方法。高介电层是成形在一矽基底之上。其中，高介电层是由轮流沈积一氧化铪层或一氧化锆层与一三群金属氧化层所成形的一奈米薄片所组成。如必要的话，在成形高介电层之前，会先成形一臭氧氧化层。接下来，会在其上成形高介电层的矽基底上，执行氮化处理。在其上执行氮化处理的矽基底上，会再执行氧化和／或退火的后热处理。使用该方法可获得具极佳迁移率与界面特性的高介电层。此外，藉由在成形高介电层之前，先成形臭氧界面氧化层，可不用增加等效氧化层，即可降低漏电流负偏压温度不稳定性(NBTI)。 |
