| 主权项 |
1.一种相锁环(PLL)电路,具有:用以产生与具有预定周期的第1基准信号频率同步之第1时脉的第1环路,及用以产生与比前述第1基准信号的周期长的第2基准信号相位同步的第2时脉的第2环路,其特征为:前述第1环路部具备有:输入前述第1基准信号及前述第1时脉之第1相位比较器;输出对应于该相位比较器之比较结果的直流电压之第1低通滤波器:以及以从该低通滤波器所输出之直流电压作为控制电压,以产生前述第1时脉之第1电压控制振荡器;前述第2环路具备有:输入前述第2基准信号及前述第2时脉之第2相位比较器;输出对应于该相位比较器之比较结果的直流电压之第2低通滤波器;以及以从前述第1低通滤波器输出之直流电压及从前述第2低通滤波器输出之直流电压作为控制电压,以产生前述第2时脉之第2电压控制振荡器。2.如申请专利范围第1项之相锁环电路,其中,构成前述第2环路之第2电压控制振荡器具备2个控制电压输入端子,及分别对应前述2个控制电压输入端子,以互不相同的控制电流而驱动之环形振荡器。3.如申请专利范围第2项之相锁环电路,其中,分别与前述2个控制电压输入端子相对应的前述2个电流控制闸,为设定使对应第1控制电压输入端子之第1电流控制闸,比对应第2控制电压输入端子之第2电流控制闸的驱动能力大;构成前述第1环路之前述第1电压控制振荡器具有与第2电压控制振荡器相同之构成,且在其第1控制电压输入端子输入有从前述第1低通滤波器输出之直流电压,并且在其第2控制电压输入端子输入有一定之直流电压;构成前述第2环路之前述第2电压控制振荡器,在其第1控制电压输入端子输入有从前述第1低通滤波器输出之直流电压,而在其第2控制电压输入端子则输入有从前述第2低通滤波器输出之直流电压。4.如申请专利范围第1至3项中任一项之相锁环电路,其中,前述第1基准信号为光碟之摆动信号,而前述第2基准信号为该光碟之岸面预成坑(landprepit)信号者。5.如申请专利范围第4项之相锁环电路,其中,构成前述第1环路之前述第1相位比较器具备有:输出对应于前述第1基准信号及第1时脉之各脉冲的上升时序之差的信号之上升比较部;输出对应于前述第1基准信号及第1时脉之各脉冲的下降时序之差的信号之下降比较部;以及输出前述2个比较部之输出信号的合成信号之输出部。6.如申请专利范围第5项之相锁环电路,其中,构成前述第2环路之前述第2相位比较器,具备在前述第2时脉之上升边(leading edge)到达前述第2基准信号的脉冲中心位置时,使充电及放电时间相等之电荷泵。图式简单说明:第1图为表示本发明相锁环电路之第1实施形态,及适用该实施形态之光碟资料记录装置之整体构成的方块图。第2图为表示摆动信号及LPP信号之特性图。第3图为例示该实施形态之上升比较部及电荷泵之构成的电路图。第4图表示产生与该实施形态的摆动信号频率同步的时脉之PLL的控制形态之时序图。第5图为例示产生与该实施形态的LPP信号相位同步之时脉的PLL之一部份的构成之电路图。第6图为表示产生与该LPP信号相位同步之时脉的PLL的控制形态之时序图。第7图为表示本发明相锁环电路之第2实施形态,及适用该实施形态之光碟的资料记录装置之整体构成的方块图。第8图为表示该实施形态之VCO之构成的电路图。第9图为表示VCO之输出特性之图。 |
