| 摘要 |
<p>본 발명은 기입 마스킹 기능을 갖는 반도체 메모리 장치 및 그 기입 마스킹 방법에 관한 것이다. 본 발명은 다수개의 기입 비트라인들, 다수개의 기입 워드라인들, 다수개의 기입 드라이버들, 다수개의 모스 트랜지스터들, 다수개의 래취 회로들 및 다수개의 프리차지 제어부들을 구비한다. 다수개의 기입 드라이버들은 각각 입력 데이터와 기입 인에이블 신호 및 기입 마스킹 신호를 입력하고 상기 기입 인에이블 신호가 활성화되고 상기 기입 마스킹 신호가 비활성화되면 상기 입력 데이터를 출력하고 상기 기입 마스킹 신호가 활성화되면 상기 입력 데이터를 출력하지 않는다. 다수개의 래취 회로들은 각각 구동 능력이 큰 인버터와 구동 능력이 작은 인버터를 구비한다. 다수개의 프리차지 제어부들은 각각 다수개의 기입 비트라인들 중 하나에 연결되며 각각 프리차지 신호와 기입 마스킹 제어 신호를 입력하고 상기 프리차지 신호가 활성화되고 상기 기입 마스킹 제어 신호가 비활성화되면 상기 다수개의 기입 비트라인들 중 하나를 상기 구동 능력이 큰 인버터의 논리 문턱 전압 레벨로 프리차지시키고 상기 프리차지 신호가 비활성화되고 상기 기입 마스킹 제어 신호가 활성화되면 대응되는 기입 비트라인의 프리차지 구동 능력을 더 크게 해준다. 상기 본 발명에 의하여 메모리 셀들은 기입 마스킹 모드에서 정확하게 마스킹된다.</p> |
