发明名称 AN ISOLATION STRUCTURE FOR A SEMICONDUCTOR DEVICE AND A METHOD FOR PREVENTING PREMATURE BREAKDOWN AND SUBSEQUENT BREAKDOWN VOLTAGE WALKOUT
摘要 <p>본 발명의 고전압 트렌치 절연 반도체 장치들의 워크아웃(Walkout) 현상은 이 장치를 둘러싸고 있는 에피택셜 실리콘에 직접 전압 바이어스 신호를 인가함으로써 방지된다. 이 장치를 둘러싸고 있는 에피택셜 실리콘에 인가되는 전압은 장치의 초기 항복 전압을 상승시키며 워크아웃을 제거하는데, 이것은 장치를 둘러싼 에피택셜 실리콘에 인가되는 전압이 장치의 실리콘과 둘러싼 실리콘 사이의 전계의 강도를 감소시키기 때문이다. 특히, 장치가 일반적인 동작을 하는 동안, 컬렉터에서 발생하는 가장 양성적인 전위와 같은, 또는 컬렉터에서 발생하는 가장 양성적인 전위보다 더욱 양성적인 장치를 둘러싼 에피택셜 실리콘으로의, 양전압 바이어스 신호의 인가는 워크아웃 발생을 신뢰성 있게 방지한다.</p>
申请公布号 KR100327057(B1) 申请公布日期 2002.03.13
申请号 KR19990013672 申请日期 1999.04.17
申请人 null, null 发明人 맥그레고르조엘엠.;바쉬어라쉬드;인디폴위파완
分类号 H01L21/762 主分类号 H01L21/762
代理机构 代理人
主权项
地址