| 主权项 |
1.一种光学储存媒体读取通道之取样系统,该系统至少包含:类比转数位取样装置,该类比转数位装置以约为读取通道鲍率一半的频率读取一储存媒体之类比讯号;定时回复内插模组,其与该类比转数位取样装置相耦合,用以依据该类比转数位取样装置输出的复数个样本进行内插,藉以得到读取通道所有位元胞一半个数的内插资料样本;2T时间等化电路模组,用以将内插资料样本进行资料的高频信号补偿以提升该内插资料样本之信号振幅;及,两倍因数内插电路模组,以内插法获得讯取通道所有位元胞的另一半位元胞的资料。2.如申请专利范围第1项所述之系统,更包含直流偏位(DC offset)控制电路及一混加器,该混加器将该2T时间等化电路模组输出与该直流偏位控制电路相混合,用以将已高频信号补偿的内插资料样本中之直流偏位信号去除。3.如申请专利范围第1项所述之系统,其中上述之两倍因数内插电路模组更包含回授一信号至该该直流偏位控制电路以开启或开闭该直流偏位控制电路的运作及回授另一信号至一时序控制。4.如申请专利范围第1项所述之系统,更包含一直流偏位控制电路及一混加器,该混加器将该定时回复内插模组之输出与该直流偏位控制电路之输出相混合,用以将已定时回复的内插资料样本中之直流偏位信号去除。5.如申请专利范围第1项所述之系统,更包含一直流偏位控制电路及一混加器,该混加器将该类比转数位取样装置之输出与该直流偏位控制电路之输出相混合,用以将该类比转数位取样的资料样本中之直流偏离信号去除。6.如申请专利范围第1项所述之系统,更包含一串列检测器,与该两倍因数内插电路模组相耦合,用以将该两相邻位元胞的串列数位资料,进行检测并输出两个位元资料为一组的二元数位码。7.如申请专利范围第1项所述之系统,其中上述之类比转数位装置系以读取通道鲍率的至少一半速率进行类比转数位取样。8.如申请专利范围第1项所述之系统,其中上述之定时回复内插模组系以1/(2T)之读取通道鲍率进行每2T时间一个资料样本的内插。9.如申请专利范围第1项所述之系统,其中上述之定时回复内插模组系一有限脉冲响应过滤电路。10.如申请专利范围第1项所述之系统,其中上述之定时回复内插模组对每2T时间资料样本的内插系利用一定时化的系数表格,并获得复数个相邻2T时间点的内插値的多项式系数,并予以计算而获得该时间点的内插値。11.如申请专利范围第1项所述之系统,其中上述之另一半个数的位元胞资料系指上述每两个相邻且经高频信号补偿的该内插资料中间的时间之资料以该两倍因数内插电路模组内插法获得。12.如申请专利范围第1项所述之系统,其中上述之两倍因数内插电路模组至少包含:复数个资料暂存器,用以储存2T时间间隔的该已高频信号补偿的内插资料样本;复数个储存内插多项式系数的暂存器;复数个乘法器,用以将该复数个内插多项式系数与经高频信号补偿的内插资料样本分别相乘;及,一加法器用以将该复数个乘法器的内容相加以输出信号。13.如申请专利范围第1项所述之系统,其中上述之两倍因数内插电路模组系以6个至8个固定値的多项式系数和最相邻的6个至8个经高频信号补偿的该内插资料样本分别相乘,并加总而得到该6个至8个已高频信号补偿的该内插资料样本最中间的一位元输出,及其相邻的一个该经高频信号补偿的该内插资料样本的另一位元输出。14.如申请专利范围第1项所述之系统,其中上述之串列检测器系以Trellis状态转移图校正输出资料的正确性。15.一种光学储存系统读取通道之取样方法,该方法至少包含以下步骤:以约为该读取通道鲍率的一半进行取样,并藉此取得该读取通道的类比讯号;将前述类比讯号样本进行内插,藉以得到读取通道所有位元胞一半个数的内插値样本;及,在每两个相邻内插値样本中间进行资料内插藉以补足未取样的中间样本。16.如申请专利范围第15项所述之方法,其中上述之取样系以类比转数位取样装置进行取样。17.如申请专利范围第15项所述之方法,其中上述之内插取样系以定时回复内插模组以取得2T时间间隔的资料样本。18.如申请专利范围第17项所述之方法,其中上述之定时回复内插模组进行每2T时间一个资料样本的内插系利用定时变化的内插多项式系数表格,以获得复数个相邻2T时间点的内插値的多项式系数予以计算而获得该时间点的内插値。19.如申请专利范围第15项所述之方法,其中上述之内插値高频信号补偿系以2T时间间隔等化器补偿高频信号。20.如申请专利范围第15项所述之方法,其中上述之进行两个相邻内插値样本中间漏失的资料内插系以两倍因数内插电路产生。21.如申请专利范围第17项所述之方法,其中上述之两倍因数内插电路模组系以6个至8个固定値的多项式系数和最相邻的6个至8个该内插资料样本分别相乘,并加总而得到该内插资料样本最中间的一位元输出。22.如申请专利范围第17项所述之方法,其中上述之两倍因数内插电路模组一次输出两个位元资料,一个系待计算的位元,另一个系其相邻的一个一个该内插资料样本。23.如申请专利范围第15项所述之方法,更包含在进行每两个相邻内插値样本中间漏失的资料内插步骤后以一串列检测器,校正该两倍因数内插电路模组所输出之两个位元资料的错误资料。24.如申请专利范围第15项所述之方法,其中串列检测器校正该两倍因数内插电路模组所输出之两个位元资料的错误资料系以Trellis状态转移图校正输出资料的正确性。25.如申请专利范围第15项所述之方法,进一步包含在内插値样本的高频补偿步骤后以直流偏位电路去除直流成分的信号。26.如申请专利范围第15项所述之方法,进一步包含在取样步骤后,及在类比讯号样本进行内插前以直流偏位电路去除直流成分的信号。27.如申请专利范围第15项所述之方法,进一步包含在类比讯号样本进行内插步骤后,及内插値样本进行高频补偿步骤前以直流偏位电路去除直流成分的信号。图式简单说明:第一图显示依据传统方法设计之数位讯取通道的方块示意图;第二图显示依据本发明之第二实施例设计之光学储存系统数位读取通道的方块示意图;第三图A至第三图E显示依据第二图的方块示意图中各节点输出讯号的示意图,其中第三图A显示ADC取样后输出信号的示意图、第三图B显示定时回复内插电路模组输出信号的示意、第三图C显示2T时间等化电路模组输出信号的示意图、第三图D显示两倍因数内插电路模组输出信号的示意图而第三图E显示串列检测器输出信号的示意图;第四图显示依据本发明方法设计之光学储存系统之两倍因数内插电路模组细部方块图说明;第五图显示依据本发明方法设计之光学储存系统之串列检测器以Trellis状态转移图进行两个样本输入两位元输出示意图;第六图显示依据本发明之第二实施例设计之光学储存系统数位读取通道的方块示意图;及第七图显示依据本发明之第三实施例设计之光学储存系统数位读取通道的方块示意图。 |
