发明名称 用于亚0.05μmMOS器件的可处理的隔离层镶栅工艺
摘要 提供了多种用于制造具有Super-Halo搀杂分布从而可提供良好短沟道特性的亚0.05μm MOSFET器件的技术。该技术通过镶栅工艺获得了源/漏区上的氧化物厚度与栅氧化物厚度无关的MOSFET结构,并通过可处理的隔离层技术形成了Super-Halo搀杂分布。
申请公布号 CN1319884A 申请公布日期 2001.10.31
申请号 CN00129485.7 申请日期 2000.12.29
申请人 国际商业机器公司 发明人 D·C·博德;H·I·哈纳菲;W·C·纳茨勒
分类号 H01L21/336 主分类号 H01L21/336
代理机构 中国专利代理(香港)有限公司 代理人 陈霁;梁永
主权项 1.一种制造具有超晕(Super-Halo)搀杂分布的亚0.05μmMOSFET器件的方法,包括步骤:(a)提供一个衬底表面上带有栅堆积物的结构,该栅堆积物包括至少一个形成于该衬底表面上的焊盘氧化物层,和形成于该焊盘氧化物层之上的第一个氮化物层;(b)在上述结构中形成至少一个隔离槽区,该至少一个隔离槽区被制作在上述栅堆积物和上述部分衬底中;(c)在上述至少一个隔离槽区内形成一个氧化物衬里;(d)将槽绝缘材料填充到上述至少一个隔离槽区内;(e)在上述衬底中形成阱注入区;(f)在上述栅堆积物的第一个氮化物层上形成第二个氮化物层,其中,第一个氮化物层和第二个氮化物层的总厚度基本上与接下来将在此处形成的栅区的厚度相同;(g)在上述第一个和第二个氮化物层中形成一个截止到焊盘氧化物层上的栅孔;(h)除去上述栅孔中的焊盘氧化物层从而暴露出部分上述衬底;(i)在上述栅孔中暴露出来的所说部分上述衬底上形成一个薄的氧化物层,该氧化物薄层的厚度为3nm或更少;(j)用多晶硅填充上述栅孔;(k)除去上述第一个和第二个氮化物层从而暴露出上述多晶硅的侧壁;(l)对上述多晶硅暴露出来的侧壁及其上表面进行氧化;(m)在上述多晶硅被氧化的侧壁上形成氮化物隔离层;(n)在上述衬底中形成源区和漏区,其中,该源区和漏区采用1000℃或更高的退火温度退火5秒钟或更长的时间激活;(o)除去上述氮化物隔离层;和(p)在衬底中形成源/漏扩展部分和晕(Halo)注入区,其中,该Halo注入区采用1000℃或更低的退火温度退火1秒钟或更短的时间激活;
地址 美国纽约州