| 主权项 |
1.一种积体电路中形成浅渠沟隔离(Shallow TrenchIsolation;STI)的方法,系包括:(a)于一半导体基板上依序形成一垫氧化层(padoxide)、一层氧化氮化矽层(SiOxNy)、及一层氮化矽层(SiNx);(b)于表面形成主动元件区之光阻图案;(c)蚀刻所述氮化矽层、所述氧化氮化矽层、所述垫氧化层、及所述半导体基板,于所述半导体基板内形成浅渠沟(shallow trenches);(d)去除所述光阻图案;(e)于所述浅渠沟表面形成一薄层之氧化矽护层(passivation layer);(f)进行湿蚀刻,使所述氧化氮化矽层的侧壁向内缩移(pull back);(g)沉积一氧化矽层,并将所述浅渠沟填满;(h)进行平坦化处理;(i)移除所述氧化氮化矽层及所述氮化矽层;(j)移除所述垫氧化层。2.如申请专利范围第1项所述积体电路中形成浅渠沟隔离的方法,其中(c)步骤所述蚀刻形成浅渠沟系采用离子蚀刻技术。3.如申请专利范围第1项所述积体电路中形成浅渠沟隔离的方法,其中(f)步骤所述湿蚀刻系采用具有SiOxNy对SiNx高蚀刻速率比之蚀刻液。4.如申请专利范围第1项所述积体电路中形成浅渠沟隔离的方法,其中(h)步骤所述平坦化处理系利用化学机械研磨法(CMP)进行研磨。5.如申请专利范围第1项所述积体电路中形成浅渠沟隔离的方法,其中(i)步骤所述移除氧化氮化矽层及氮化矽层系采用湿蚀刻方式。6.如申请专利范围第5项所述积体电路中形成浅渠沟隔离的方法,其中所述移除氧化氮化矽层及氮化矽层之湿蚀刻系采用热磷酸。7.如申请专利范围第1项所述积体电路中形成浅渠沟隔离的方法,其中(j)步骤所述移除垫氧化层系采用湿蚀刻方式。8.如申请专利范围第7项所述积体电路中形成浅渠沟隔离的方法,其中所述移除垫氧化层之湿蚀刻系采用氢氟酸。9.一种积体电路中形成浅渠沟隔离的方法,系包括:(a)于一半导体基板上依序形成一垫氧化层(padoxide)、一层氧化氮化矽层(SiOxNy)、及一层氮化矽层(SiNx);(b)于表面形成主动元件区之光阻图案;(c)蚀刻所述氮化矽层、所述氧化氮化矽层、所述垫氧化层、及所述半导体基板,于所述半导体基板内形成浅渠沟(shallow trenches);(d)去除所述光阻图案;(e)进行湿蚀刻,使所述氧化氮化矽层的侧壁向内缩移(pull back);(f)于所述浅渠沟表面形成一薄层之氧化矽护层(passivation layer);(g)沉积一氧化矽层,并将所述浅渠沟填满;(h)进行平坦化处理;(i)移除所述氧化氮化矽层及所述氮化矽层;(j)移除所述垫氧化层。10.如申请专利范围第9项所述积体电路中形成浅渠沟隔离的方法,其中(c)步骤所述蚀刻形成浅渠沟系采用离子蚀刻技术。11.如申请专利范围第9项所述积体电路中形成浅渠沟隔离的方法,其中(e)步骤所述湿蚀刻系采用具有SiOxNy对SiNx高蚀刻速率比之蚀刻液。12.如申请专利范围第9项所述积体电路中形成浅渠沟隔离的方法,其中(h)步骤所述平坦化处理系利用化学机械研磨法(CMP)进行研磨。13.如申请专利范围第9项所述积体电路中形成浅渠沟隔离的方法,其中(i)步骤所述移除氧化氮化矽层及氮化矽层系采用湿蚀刻方式。14.如申请专利范围第13项所述积体电路中形成浅渠沟隔离的方法,其中所述移除氧化氮化矽层及氮化矽层之湿蚀刻系采用热磷酸。15.如申请专利范围第9项所述积体电路中形成浅渠沟隔离的方法,其中(j)步骤所述移除垫氧化层系采用湿蚀刻方式。16.如申请专利范围第15项所述积体电路中形成浅渠沟隔离的方法,其中所述移除垫氧化层之湿蚀刻系采用氢氟酸。图式简单说明:第一图是习知技艺中浅渠沟隔离的前段制程剖面示意图。第二图是习知技艺中浅渠沟隔离的后段制程剖面示意图。第三图是本发明实施例中于基板上依序形成垫氧化层、SiOxNy层、SiNx层、及主动元件区光阻图案层的剖面示意图。第四图是本发明实施例中进行浅渠沟蚀刻及形成氧化矽护层的剖面示意图。第五图是本发明实施例中利用具有SiOxNy对SiNx高蚀刻速率比之蚀刻液,回蚀SiOxNy层。第六图是本发明实施例中将浅渠沟填满并进行平坦化处理的剖面示意图。第七图是本发明实施例中移除SiOxNy层及SiNx层的剖面示意图。第八图是本发明实施例中对垫氧化矽层进行湿蚀刻的剖面示意图。 |
