| 发明名称 |
SIGNAL DELAY TIME CALCULATING METHOD FOR LOGIC CIRCUIT AND DISPLAY METHOD FOR DELAY TIME |
| 摘要 |
|
| 申请公布号 |
JPH1063693(A) |
申请公布日期 |
1998.03.06 |
| 申请号 |
JP19960218280 |
申请日期 |
1996.08.20 |
| 申请人 |
HITACHI LTD |
发明人 |
KATO NAOKI;MIKI YOSHIO;HIYAMA TORU;KONO ICHIRO |
| 分类号 |
G06F17/50;(IPC1-7):G06F17/50 |
主分类号 |
G06F17/50 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
