发明名称 CLOCK GENERATOR FOR CMOS CIRCUITS WITH DYNAMIC REGISTERS
摘要 <p>Der Anmeldungsgegenstand betrifft eine Vorrichtung, bei der eine Taktüberwachungseinrichtung (TC) vorgesehen ist, die ermittelt, ob eine vorgegebene minimale Taktrate eines Eingangstaktsignals (Ζ0) unterschritten wird oder nicht, und bei der Mittel (UI,GI, NOA1,NOA2) vorgesehen sind, die aus dem Eingangstaktsignal ein Master-Taktsignal (Ζm) und ein Slave-Taktsignal (Ζs) bilden, welche so geartet sind, daß sowohl Schalter (S1) von dynamischen Master-Registern (ML) als auch Schalter (S2) von dynamischen Slave-Registern (SL) geschlossen sind, sofern die minimale Taktrate unterschritten wird, und sonst höchstens entweder die Schalter (S1) der dynamischen Master-Register (ML) oder die Schalter (S2) der dynamischen Slave-Register (SL) geschlossen sind. Der hiermit erzielte Vorteil liegt vor allem darin, daß bei Wegfall des Eingangstaktsignals, insbesondere bei Schaltungen mit hohem Grad an Pipelining, infolge undefinierter Registerzustände keine unzulässig hohe Stromaufnahme erfolgt.</p>
申请公布号 WO1996036113(A1) 申请公布日期 1996.11.14
申请号 DE1996000794 申请日期 1996.05.07
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址