发明名称 BIT SYNCHRONIZATION ADJUSTER
摘要 Systeme de traitement de donnees du type dans lequel a lieu une transmission d'un format de code possedant une forme presentant une pluralite d'inversions 1011010 etc. a partir de laquelle il est souhaitable de maintenir la synchronisation de bits pour les donnees d'entree une fois que la synchronisation initiale est obtenue. Le systeme se caracterise en ce qu'apres qu'un premier mot de code de synchronisation est reconnu, au moins une partie de tout mot de code de synchronisation suivant est echantillonne au moins deux fois (ou trois fois) par bit et compare a la structure connue des bits d'un mot de code de synchronisation connu pour permettre a la structure de bit de s'adapter au mieux a la structure de bit connue afin d'etre acceptee par le systeme pour echantillonner les donnees d'entree. Le meilleur ajustement peut etre constitue par un total cumule ou par une somme des plus petites erreurs comparees a la structure.
申请公布号 WO8204515(A1) 申请公布日期 1982.12.23
申请号 WO1982GB00161 申请日期 1982.05.28
申请人 MOTOROLA INC;BEESLEY GRAHAM EDGAR 发明人 BEESLEY GRAHAM EDGAR
分类号 H04B14/04;H04L7/04;(IPC1-7):04L7/04 主分类号 H04B14/04
代理机构 代理人
主权项
地址