| 发明名称 | 具有低电阻值的铜－阻障层镶嵌内连线结构及其制作方法 | ||
| 摘要 | 本发明提供一种铜-阻障层镶嵌内连线结构，包括一半导体衬底；一碳掺杂介电层，设于该半导体衬底之上；一镶嵌凹槽，形成在该碳掺杂介电层上；一阿尔法相钽金属(α-Ta)单层阻障层，溅镀沉积在该镶嵌凹槽的内壁以及底部上；以及一导电层，形成于该阿尔法相钽金属阻障层上，且该导电层填满该镶嵌凹槽。 | ||
| 申请公布号 | CN100403512C | 申请公布日期 | 2008.07.16 |
| 申请号 | CN200510022961.3 | 申请日期 | 2005.12.19 |
| 申请人 | 联华电子股份有限公司 | 发明人 | 黄俊杰;刘志建;许丰裕 |
| 分类号 | H01L21/768(2006.01);H01L23/522(2006.01) | 主分类号 | H01L21/768(2006.01) |
| 代理机构 | 北京市柳沈律师事务所 | 代理人 | 陶凤波;侯宇 |
| 主权项 | 1.一种制作具有低阻值铜-阻障层镶嵌内连线结构的方法，包括：提供一衬底；于该衬底上沉积一介电层；蚀除部分该介电层，形成一镶嵌凹槽；以还原气体等离子体处理该碳掺杂介电层的表面以及该镶嵌凹槽的内壁；于经过还原等离子体处理过的该介电层的表面以及该镶嵌凹槽内壁上溅镀沉积一阿尔法相钽金属阻障层；以及于该阿尔法相钽金属阻障层上形成一导电层，且该导电层填满该镶嵌凹槽。 | ||
| 地址 | 中国台湾新竹科学工业园区 | ||