发明名称 半導体装置の製造方法、及び、半導体装置
摘要 ゲート配線と基板間の寄生容量を低減し、柱状シリコン層上部のコンタクトを形成せず、金属配線と柱状シリコン層上部を直接接続するSGTの製造方法とSGTの構造を提供することを課題とする。シリコン基板上に形成したフィン状シリコン層の上部に柱状シリコン層を形成し、その周囲にゲート絶縁膜と、ゲート電極とを形成し、前記柱状シリコン層の上部に形成された第1の拡散層と、前記柱状シリコン層の下部と前記フィン状シリコン層の上部に第2の拡散層を形成し、前記第1の拡散層上と前記第2の拡散層上に第1のシリサイドと第2のシリサイドを形成し、層間絶縁膜を堆積し、前記層間絶縁膜を平坦化し、エッチバックを行い、前記柱状シリコン層上部を露出した後、第2のシリサイド上に第1のコンタクトを形成し、前記第1のシリサイド及び前記第1のコンタクトにそれぞれ接続する金属配線を形成する半導体装置の製造方法により、上記課題を解決する。
申请公布号 JPWO2014057532(A1) 申请公布日期 2016.08.25
申请号 JP20140516127 申请日期 2012.10.09
申请人 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 发明人 舛岡 富士雄;中村 広記
分类号 H01L21/336;H01L29/78 主分类号 H01L21/336
代理机构 代理人
主权项
地址