发明名称 一种存储器元件及其制造方法
摘要 本发明公开了一种存储器元件及其制造方法,该存储器元件包括多个导电条叠层,导电条叠层的导电条是与绝缘条交错。导电条叠层包括导电条的至少一底部平面、导电条的多个中间平面、导电条的一顶部平面、及一附加的中间平面。多个垂直结构是被正交地配置于多个导电条叠层。存储器单元是被配置于交叉点的界面区域中,交叉点是位于多个导电条叠层的侧表面及多个垂直结构之间。一链接元件叠层的链接元件是连接于各自的中间平面中的导电条,且链接元件是连接于附加的中间平面。译码电路被耦接于多个中间平面及附加的中间平面,且译码电路是被配置为用此附加的中间平面来取代被指出为有缺陷的中间平面。
申请公布号 CN105789210A 申请公布日期 2016.07.20
申请号 CN201410829584.3 申请日期 2014.12.26
申请人 旺宏电子股份有限公司 发明人 陈士弘
分类号 H01L27/115(2006.01)I;H01L21/8247(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 任岩
主权项 一种存储器元件,包括:多个导电条叠层,这些导电条叠层的多个导电条是与多个绝缘条交错,这些导电条叠层包括导电条的至少一底部平面、导电条的多个中间平面、导电条的一顶部平面、及导电条的一附加的中间平面;多个垂直结构,这些垂直结构是被正交地配置于这些导电条叠层;多个存储器单元,这些存储器单元是位于多个交叉点的界面区域中,这些交叉点是位于这些导电条叠层的侧表面及这些垂直结构之间;一链接元件叠层,该链接元件叠层的多个链接元件是通过多个绝缘层分开,这些链接元件是连接于这些中间平面中各自的中间平面中的导电条,且这些链接元件是连接于该附加的中间平面;以及一译码电路,该译码电路被耦接于这些中间平面及该附加的中间平面,且该译码电路是被配置为用该附加的中间平面来取代被指出为有缺陷的中间平面。
地址 中国台湾新竹科学工业园区力行路16号