| 主权项 |
1. 一种半导体装置的制造方法,包含之步骤为:在接线层图样上形成一绝缘膜,该接线层图样形成在一基底上;在膜之全部表面形成平面膜,直到该平面膜之表面平坦为止,该平面膜由具有和绝缘膜不同性质之材料所形成;移去平面膜,直到形成在金属配线图样之顶上之绝缘膜之部份表面区域暴露;在暴露绝缘膜和平面膜之表面上形成一阻止膜;在阻止膜上定图样以形成一阻止图样,该阻止图样具有一开口至少暴露该绝缘膜之部份暴露表面区域;和选择性的移去未覆盖平面膜和阻止图样之绝缘膜之部份区域,并暴露金属配线图样之一部份区域。2. 如申请专利范围第1项所述之方法,进一步包含在前述步骤后,移去阻止图样和平面膜之移去步骤。3. 如申请专利范围第2项所述之方法,进一步包含,在移去步骤后,切割该暴露金属配线图样之步骤。4. 如申请专利范围第3项所述之方法,其中该切割步骤包括雷射光之照射。5. 如申请专利范围第1项所述之方法,其中该平面膜实质的由阻止物所组成。6. 如申请专利范围第1项所述之方法,其中该平面膜实质的由聚亚胺。7. 如申请专利范围第1项所述之方法,其中该金属配线图样为一上叠金属配线图样形成在平坦绝缘膜之表面,该平坦绝缘膜埋设一下叠金属配线图样。8. 如申请专利范围第7项所述之方法,其中该上叠金属配线图样由A(或A(合金所制成。9. 如申请专利范围第1项所述之方法,其中形成绝缘膜之步骤形成一绝缘膜,其具有一表面以配合下叠表面之凸起或凹陷。10. 如申请专利范围第9项所述之方法,其中移去平面膜之步骤包括反应离子蚀刻。11. 一种半导体装置之制造方法,包含之步骤为:(a) 提供一种半导体基底,包含:(a—1)第一位准配线层;(a—2)第二位准配线膜;(a—3) 第一中位准绝缘膜,其隔离第一位准配线层和第二位准配线膜;和(a—4) 第二中位准绝缘膜,其形成在第二位准绝缘膜之上,且具有凸起之第三位准和低于第三位准而凹陷之第四位准,并使第二位准配线绝缘膜;(b) 在半导体基底上形成一第一有机层;(c) 部份的移去有机层以暴露凸起;(d) 除了第二位准绝缘层之凸起之一部份仍然暴露外,选择的在基底上形成第二有机层;和(e) 选择的蚀刻第二位准绝缘层之暴露部份以在第二位准配线膜上形成自我对准窗。12. 如申请专利范围第11项所述之方法,进一步包含之步骤为:(f) 在步骤(e)之后,移去第一和第二有机层。13. 如申请专利范围第11项所述之方法,其中第一有机层和第二有机层包含阻止材料。14. 如申请专利范围第11项所述之方法,其中第一有机层和第二有机层由聚亚胺所制成。15. 如申请专利范围第11项所述之方法,其中第一中位准绝缘层和第二中位准绝缘层由选自含有旋压玻璃(SOG),PSG,和BPSG之群之材料所制成。16. 如申请专利范围第11项所述之方法,其中第一中位准绝缘层和第二中位准绝缘层由CF@ss4和CHF和Ar之混合气体所蚀刻。17. 如申请专利范围第11项所述之方法,其中第一有机层和第二有机层由O@ss2,H@ss2和N@ss2之混合气体所蚀刻。18. 如申请专利范围第11项所述之方法,其中步骤(c)以蚀回处理执行。19. 如申请专利范围第11项所述之方法,其中步骤(e)以乾蚀刻处理执行。20. 如申请专利范围第11项所述之方法,其中在步骤(e)之第二中位准绝缘层对第一有机层之蚀刻选择率大于3。21. 一种多层半导体装置之制造方法,包含之步骤为:(a) 提供一基底,其具有多层结构,至少具有第一位准配线层,第二位准配线层,和使前两者绝缘之第一中位准绝缘层;(b) 在多层结构上形成第二中位准绝缘层,第二中位准绝缘层具有凸起和凹陷以转换多层结构上之地形;(c) 形成第一掩模层,其具有相关于在半导体基底上之凸起之孔洞;(d) 除了第二中位准绝缘层之凸起之一部份区域仍然暴露外,选择性的形成第二掩模层在基底上;和(e) 经由第一和第二掩模层,选择性的蚀刻第二位准绝缘层之暴露部份以在第二位准配线膜上形成自我对准窗。22. 如申请专利范围第21项所述之方法,进一步包含之步骤为(f) 在步骤(e)之后,移去第一和第二有机层。23. 如申请专利范围第21项所述之方法,其中第一掩模层和第二有机层包含阻止材料。24. 如申请专利范围第21项所述之方法,其中第一掩模层和第二掩模层由聚亚胺所制成。25. 如申请专利范围第21项所述之方法,其中第一中位准绝缘层和第二中位准绝缘层由选自含有旋压玻璃(SOG),PSG,和BPSG之群之材料所制成。26. 如申请专利范围第21项所述之方法,其中第一中位准绝缘层和第二中位准绝缘层由CF@ss4和CHF和Ar之混合气体所蚀刻。27. 如申请专利范围第21项所述之方法,其中第一有机层和第二有机层由O@ss2,H@ss2和N@ss2之混合气体所蚀刻。28. 如申请专利范围第21项所述之方法,其中步骤(c)以蚀回处理执行。29. 如申请专利范围第21项所述之方法,其中步骤(e)以乾蚀刻处理执行。30. 如申请专利范围第21项所述之方法,其中在步骤(e)之第二中位准绝缘层对第一有机层之蚀刻选择率大于3。图示简单说明:图1A至1H为横截面图,其说明依照本发明之一实施例之半导体装置之制造方法之主要步骤;图2为形成在如图1E所示之步骤中之窗之平面图;图3A和3B为习知技艺中用以形成一窗以暴露一金属配线层之概略图,图3A为显示介于金属配线层和窗间关系之平面图,而图3B为金属配线层M1和M2之概略横截面图;和 |
