| 主权项 |
1.一种在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,以防止宽的浅沟槽隔离区发生浅碟凹陷(dishing),并避免在该半导体基底表面上较小的氮化矽区域造成侵蚀(erosion),包括下列步骤:在高的「转盘压力与转盘速度之乘积値」条件下施行一化学/机械平坦化研磨程序,藉此可以较高的材质去除速率和较低的选择率来平坦化该半导体基底,从而提升其产能(production throughput);检测用来标示该氮化矽区域已露出的研磨终点;以及当到达研磨终点时,改用低的「转盘压力与转盘速度之乘积値」来施行一化学/机械平坦化研磨程序,以继续平坦化该半导体基底,其减慢研磨速率以控制该浅沟槽隔离区之沟槽氧化物的厚度而减少浅碟凹陷和侵蚀现象。2.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,更包括一抛光(buffing)该半导体基底表面的步骤,以去除上述化学/机械平坦化研磨程序的残留物,并消除该半导体基底表面的微刮痕(microscratches)。3.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中在高的转盘压力与转盘速度之乘积値时所施行的研磨程序,系于一化学/机械平坦化装置的第一平台(platen)进行的。4.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中在低的转盘压力与转盘速度之乘积値时所施行的研磨程序,系于一化学/机械平坦化装置的第二平台进行的。5.如申请专利范围第2项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中抛光该半导体基底表面的步骤,系于一化学/机械平坦化装置的第三平台进行的。6.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中高的转盘压力与转盘速度之乘积値系介于约500psi-rpm至约700psi-rpm。7.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中低的转盘压力与转盘速度之乘积値系介于约200psi-rpm至约400psi-rpm。8.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中在高的转盘压力与转盘速度之乘积値时,其转盘压力系介于约7psi至8psi。9.如申请专利范围第1项所述之在形成浅沟槽隔离区时用以平坦化一半导体基底表面的方法,其中在低的转盘压力与转盘速度之乘积値时,其转盘压力系介于约3psi至4psi。10.一种在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,包括下列步骤:提供一半导体基底,其具有一氮化矽阻障层沈积于该半导体基底的表面上;在该半导体基底的表面蚀刻出浅沟槽,以形成制作浅沟槽隔离区的区域;形成一二氧化矽层覆于该半导体基底的表面上;在高的「转盘压力与转盘速度之乘积値」条件下施行一化学/机械平坦化研磨程序,用以平坦化并且以高速且低选择率的方式去除该半导体基底表面上多余的二氧化矽,从而提升其产能(productionthroughput);检测用来标示该氮化矽阻障层已露出的研磨终点;以及当到达研磨终点时,改用低的「转盘压力与转盘速度之乘积値」来施行一化学/机械平坦化研磨程序,以继续平坦化该半导体基底,其减慢研磨速率以控制该浅沟槽隔离区之沟槽氧化物的厚度而减少浅碟凹陷和侵蚀现象。11.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,更包括一抛光(buffing)该半导体基底表面的步骤,以去除上述化学/机械平坦化研磨程序的残留物,并消除该半导体基底表面的微刮痕(microscratches)。12.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中在转盘压力与转盘速度之乘积为高値时所施行的研磨程序,系于一化学/机械平坦化装置的第一平台(p1aten)进行的。13.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中在低的转盘压力与转盘速度之乘积値时所施行的研磨程序,系于一化学/机械平坦化装置的第二平台进行的。14.如申请专利范围第11项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中抛光该半导体基底表面的步骤,系于一化学/机械平坦化装置的第三平台进行的。15.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中高的转盘压力与转盘速度之乘积値系介于约500psi-rpm至约700psi-rpm。16.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中低的转盘压力与转盘速度之乘积値系介于约200psi-rpm至约400psi-rpm。17.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中在高的转盘压力与转盘速度之乘积値时,其转盘压力系介于约7psi至8psi。18.如申请专利范围第10项所述之在半导体基底上形成一大致平坦化之浅沟槽积体电路构造的方法,其中在低的转盘压力与转盘速度之乘积値时,其转盘压力系介于约3psi至4psi。图式简单说明:第1图系一化学/机械平坦化(CMP)研磨机器之研磨台(polishing station)的示意图;第2A和2B图均为一半导体基底的剖面图,显示形成浅沟槽隔离区,以及习知平坦化处理半导体基底之方法所造成的问题;第3图系本发明平坦化处理具有浅沟槽隔离区之半导体基底方法的流程图;第4图系两种二氧化隙填充物(O3-TEOS和SOG)和氮化矽层之研磨速率,相对于转盘压力与转盘速度乘积値之关系图;以及第5图系O3-TEOS分别相对于SOG和氮化矽层之研磨选择率,与转盘压力与转盘速度乘积値之关系图。 |
