| 主权项 |
1.一种移位暂存器,在其中,数个级系以串流的形式连接,该数个级中之每一者包括一第一输入端IN、一第二输入端INB、一第一输出端Y、一第二输出端OUTB、一第三输出端OUT、一时钟输入端CK、及一反相时钟输入端CKB,该数个级SG(n)中之每一者包含:一输入装置,其系用于把从先前之级SG(n-1)之第一输出端Y(n-1)供应到该第一输出端IN的第一输出信号S(Yn-1)与该输入装置之第一输出信号S(Y)组合俾产生一控制信号CTL;一位准移位装置,其系分别响应于该输入装置之控制信号CTL与从先前之级SG(n-1)之第二输出端OUTB供应出来之第二输出信号S(OUTB)来产生一个把被供应到该反相时钟端CKB之反相时钟信号S(CKB)之位准移位的第一脉冲信号S(N1),及响应于该输入装置之控制信号CTL与该第一脉冲信号S(N1)来产生一个把被供应到该时钟输入端CK之时钟信号S(CK)之位准移位的第二脉冲信体S(N2);及一输出装置,其把该第一脉冲信号S(N1)的相位反相并且把该相位经反相的第一脉冲信号输出到该被连接至下一级SG(n+1)之第一输入端IN+1的第一输出端Y作为该第一输出信号S(Y)、把该第二脉冲信号S(N2)的相位反相俾把该相位经反相的第二脉冲信号SB(N2)输出到被连接至下一级SG(n+1)之第二输入端INB的第二输出端OUTB作为该第二输出信号S(OUTB)、及把该第二脉冲信号S(N2)暂时储存并且把该经暂时储存的第二脉冲信号输出到该第三输出端OUT作为一第三输出信号(OUT)。2.如申请专利范围第1项所述之移位暂存器,其中,该位准移位装置包含:一第一PMOS电晶体,其之源极系连接至一第一电源端,其之汲极系连接至一第一节点,而其之闸极系连接至该第二输入端;一第一NMOS电晶体,其之汲极系连接至该第一节点,其之源极系连接至该反相时钟输入端,而其之闸极接收该控制信号;一第二PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至一第二节点,而其之闸极接收该第一脉冲信号;一第二NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至该时钟输入端、而其之闸极接收该控制信号;一第三PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第二节点,而其之闸极系连接至该第一节点;一第三NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至一第二电源端,而其之闸极系连接至该第一节点;一第四PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第一节点,而其之闸极系连接至该第二节点;及一第四NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至该第二电源端,而其之闸极系连接至该第一节点。3.如申请专利范围第2项所述之移位暂存器,其中,该第一和第二NMOS电晶体及该第三和第四PMOS电晶体系比该第一和第二PMOS电晶体及该第三和第四NMOS电晶体大。4.如申请专利范围第3项所述之移位暂存器,其中,该位准移位装置包含:一第一PMOS电晶体,其之源极系连接至一第一电源端,其之汲极系连接至一第一节点,而其之闸极系连接至该第二输入端;一第一NMOS电晶体,其之汲极系连接至该第一节点,其之源极系连接至该反相时钟输入端,而其之闸极接收该控制信号;一第二NMOS电晶体,其之汲极系连接至一第二节点,其之源极系连接至该时钟输入端,而其之闸极接收该控制信号;一第二PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第二节点,而其之闸极系连接至该第一节点;一第三NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至一第二电源端,而其之闸极系连接至该第一节点;一第三PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第一节点,而其之闸极系连接至该第二节点;及一第四NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至该第二电源端,而其之闸极系连接至该第一节点。5.如申请专利范围第4项所述之移位暂存器,其中,该第一和第二NMOS电晶体,及该第三PMOS电晶体系比该第一和第二PMOS电晶体,及该第三和第四NMOS电晶体大。6.一种液晶显示器,包括被分别形成于一透明基体上的一显示细胞阵列电路、一资料驱动电路、及一闸极驱动电路,该显示细胞阵列电路包括数条资料线和数条闸极线,该等对应之显示细胞阵列电路系连接至与其对应的一对闸极线,至少该资料驱动电路或该闸极驱动电路中之任一者包括一移位暂存器,该移位暂存器与一低电压时钟信号同步地产生一高电压扫描脉冲信号,该移位暂存器,在其中,数个级系一个接一个地彼此连接,包括一第一输入端IN、一第二输入端INB、一第一输出端Y、一第二输出端OUTB、一第三输出端OUT、一时钟输入端CK、及一反相时钟输入端CKB,该数个级SG(n)中之每一者包含:一输入装置,其用于把从一先前之级SG(n-1)之第一输出端Y(n-1)供应到该第一输入端IN的第一输出信号S(Yn-1)与该输入装置之第一输出信号S(Y)组合俾产生一控制信号CTL;一位准移位装置,其系分别响应于该输入装置之控制信号CTL与从先前之级SG(n-1)之第二输出端OUTB供应出来之第二输出信号S(OUTB)来产生一个把被供应到该反相时钟端CKB之反相时钟信号S(CKB)之位准移位的第一脉冲信号S(N1),及响应于该输入装置之控制信号CTL与该第一脉冲信号S(N1)来产生一个把被供应到该时钟输入端CK之时钟信号S(CK)之位准移位的第二脉冲信号S(N2);及一输出装置,其把该第一脉冲信号S(N1)的相位反相并且把该相位经反相的第一脉冲信号输出到该被连接至下一级SG(n+1)之第一输入端IN+1的第一输出端Y作为该第一输出信号S(Y)、把该第二脉冲信号S(N2)的相位反相俾把该相位经反相的第二脉冲信号SB(N2)输出到被连接至下一级SG(n+1)之第二输入端INB的第二输出端OUTB作为该第二输出信号S(OUTB)、及把该第二脉冲信号S(N2)暂时储存来把该经暂时储存的第二脉冲信号输出到该第三输出端OUT作为一第三输出信号(OUT)。7.如申请专利范围第6项所述之液晶显示器,其中,该位准移位装置包含:一第一PMOS电晶体,其之源极系连接至一第一电源端,其之汲极系连接至一第一节点,而其之闸极系连接至该第二输入端;一第一NMOS电晶体,其之汲极系连接至该第一节点,其之源极系连接至该反相时钟输入端,而其之闸极接收该控制信号;一第二PMOS电晶体,其之源极系连接至该第一电源端、其之汲极系连接至一第二节点,而其之闸极接收该第一脉冲信号;一第二NMOS电晶体,其之汲极系连接至该第二节点,其之源系连接至该时钟输入端,而其之闸极接收该控制信号;一第三PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第二节点,而其之闸极系连接至该第一节点;一第三NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至一第二电源端,而其之闸极系连接至该第一节点;一第四PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第一节点,而其之闸极系连接至该第二节点;及一第四NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至该第二电源端,而其之闸极系连接至该第一节点。8.如申请专利范围第7项所述之液晶显示器,其中,该第一和第二NMOS电晶体,及该第三PMOS电晶体系比该第一和第二PMOS电晶体,及该第三和第四NMOS电晶体大。9.如申请专利范围第6项所述之液晶显示器,其中,该位准移位装置包含:一第一PMOS电晶体,其之源极系连接至一第一电源端,其之汲极系连接至一第一节点,而其之闸极系连接至该第二输入端;一第一NMOS电晶体,其之汲极系连接至该第一节点,其之源极系连接至该反相时钟输入端,而其之闸极接收该控制信号;一第二NMOS电晶体,其之汲极系连接至一第二节点,其之源极系连接至该时钟输入端,而其之闸极接收该控制信号;一第二PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第二节点,而其之闸极系连接至该第一节点;一第三NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至一第二电源端,而其之闸极系连接至该第一节点;一第三PMOS电晶体,其之源极系连接至该第一电源端,其之汲极系连接至该第一节点,而其之闸极系连接至该第二节点;及一第四NMOS电晶体,其之汲极系连接至该第二节点,其之源极系连接至该第二电源端,而其之闸极系连接至该第一节点。10.如申请专利范围第9项所述之液晶显示器,其中,该第一和第二NMOS电晶体,及该第三PMOS电晶体系比该第一和第二PMOS电晶体,及该第三和第四NMOS电晶体大。11.一种移位暂存器,在其中,数个级系一个接一个地彼此连接,该数个级中的第一级具有一连接至一开始信号的输入端,该移位暂存器依序地输出对应之级的输出信号、具有来自被输入到该第一级之切换端之开始信号之反相相位的一控制信号、一第一时钟信号及一具有来自该第一时钟之反相相位的第二时钟信号,该数个级中之每一者包含:一时序信号产生装置,其系响应于该开始信号与一先前之级之输出信号来产生一对应之级的时序信号;一偏压装置,其接收该第一和第二时钟信号、响应于该时序信号来把该第一和第二时钟信号偏压、并且分别把该第一和第二经偏压的时钟信号供应到第一和第二节点作为第一和第二输出信号;一第一充电装置,其响应于该控制信号和该第一输出信号来被切换,并且把该第一电源电压供应到该第二节点;一第二充电装置,其系响应于该第一电源电压和该第二输出信号来被切换,并且把该第一电源电压供应到该第一节点;一连接到该第一节点的第一输出装置,其系透过一第一输出端来把由该第二充电装置充电到一预定电压位准的第一输出信号输出作为该输出信号,及把具有来自该第一输出信号之反相相位的信号供应到下一级的切换端作为该控制信号;及一连接至该第二号节的第二输出装置,其透过一第二输出端来把由该第一充电装置充电到一预定电压位准的第二输出信号输出到下一级的输入端作为该开始信号。12.如申请专利范围第11项所述之移位暂存器,其中,该第一充电装置包含:一第一PMOS电晶体,其之闸极系连接至该切换端,其之汲极系连接至该第二节点,而其之源极系连接至该第一电源电压;及一第二PMOS电晶体,其之闸极系连接至该第一节点,其之汲极系连接至该第二节点,而其之源极系连接至该第一电源电压。13.如申请专利范围第12项所述之移位暂存器,其中,该第二充电装置包含:一第三PMOS电晶体,其之闸极系连接至该第二节点,其之汲极系连接至该第一节点,而其之源极系连接至该第一电线电压;及一第四PMOS电晶体,其之闸极系连接至该第二节点,其之汲极系连接至该第一节点,而其之源极系连接至该第一电线电压。14.如申请专利范围第13项所述之移位暂存器,其中,该数个级中之每一者更包含:一第一NMOS电晶体,其之汲极系连接至与该第四PMOS电晶体之汲极共用的该第一节点,其之闸极系连接至与该第四PMOS电晶体之闸极共用的该第二节点,而其之源极系接地,而且其系响应于该第一充电装置的输出信号来被打开俾把从该第一节点侦测之第一输出信号的电压位准维持在接地位准;及一第二NMOS电晶体,其之汲极系连接至与该第二PMOS电晶体之汲极共用的该第二节点,其之闸极系连接至与该第二PMOS电晶体之闸极共用的该第一节点,而其之源极系接地,而且其系响应于该第二充电装置的输出信号来被打开俾把从该第二节点侦测之第二输出信号的电压位准维持在接地位准。15.如申请专利范围第14项所述之移位暂存器,其中,该偏压装置包含:一第五NMOS电晶体,其之闸极系连接至该时序信号产生装置,其之汲极系连接至与该第一PMOS电晶体之汲极共用的第二节点,而其之闸极接收该第二时钟信号作为一输入;一第六NMOS电晶体,其之闸极系连接至与该第五NMOS电晶体之闸极共用的时序信号产生装置,其之汲极系连接至与该第三PMOS电晶体之汲极共用的第一节点,而其之闸极接收该第一时钟信号作为一输入。16.如申请专利范围第14项所述之移位暂存器,其中,该第一输出装置包含:一第一反相器,其之输入端系连接至该第一节点,俾可把该第一输出信号之相位经反相信号供应到该切换端作为该控制信号;及一第二反相器,其之输入端系连接至该第一反相器的输出端,俾可把该控制信号和从该第一反相器供应出来之相位经反相信号输出。17.如申请专利范围第14项所述之移位暂存器,其中,该第二输出装置是为一第三反相器,其之输入端系连接至该第二节点,俾可把出现于该第二节点之第二输出信号之相位经反相信号供应到下一级的输入端作为该开始信号。18.如申请专利范围第11项所述之移位暂存器,其中,该第一充电装置包含:一第五PMOS电晶体,其之闸极系连接至该切换端,其之汲极系连接至该第二节点,而其之源极系连接至该第一电源电压;及一第六PMOS电晶体,其之闸极系连接至该第一节点,其之汲极系连接至该第二节点,而其之源极系连接至该第一电线电压。19.如申请专利范围第18项所述之移位暂存器,其中,该第二充电装置是为一第七PMOS电晶体,其之闸极系连接至与该第六PMOS电晶体之汲极共用的第二节点,其之汲极系连接至与该第六PMOS电晶体之闸极共用的第一节点,而其之源极系连接至该第一电线电压。20.如申请专利范围第19项所述之移位暂存器,其中,该数个级中之每一者包含:一第三NMOS电晶体,其之汲极系连接至与该第七PMOS电晶体之汲极共用的第一节点,其之闸极系连接至与该第七PMOS电晶体之闸极共用的第二节点,而其之源极系接地,而且其系响应于该第一充电装置的输出信号来被打开俾把从该第一节点侦测之第一输出信号的电压位准维持在接地位准;及一第四NMOS电晶体,其之汲极系连接至与该第六PMOS电晶体之汲极共用的该第二节点,其之闸极系连接至与该第六PMOS电晶体之闸极共用的该第一节点,而其之源极系接地,而且其系响应于该第二充电装置的输出信号来被打开俾把从该第二节点侦测之第二输出信号的电压位准维持在接地位准。图式简单说明:第1图是为显示在一般多晶-TFT LCD中之TFT基体的简化平面图;第2图是为本发明移位暂存器的方块图;第3图是为本发明移位暂存器之每一级的电路图;第4和5图是为在第3图中所显示之对应之元件的时序图;第6图是为本发明另一实施例之移位暂存器之每一级的电路图;第7图是为与在第3图中所示之移位暂存器比较的例子,而且是为该移位暂存器的方块图;第8图是为在第7图中所示之移位暂存器之每一级的电路图;第9和10图是为在第8图中所示之对应之元件的时序图;及第11图是为显示在该比较例子与本发明之移位暂存器中之电力损耗的图表。 |
