发明名称 |
半导体存储装置及其制造方法 |
摘要 |
本发明涉及一种半导体存储装置及其制造方法。实施方式的半导体存储装置具备衬底、积层体、柱状部、及存储器膜。所述积层体设置在所述衬底上,且包含在与所述衬底的主面交叉的第1方向上相互隔开排列的多个导电层。所述柱状部包含在所述积层体内沿第1方向延伸的第1部分及设置在所述衬底内的第2部分。所述存储器膜设置在所述积层体与所述柱状部之间。所述第1部分在与所述第1方向交叉的第2方向上具有与所述多个导电层中的1个重叠的区域。所述区域在所述第2方向上的第1长度短于所述第2部分在所述第2方向上的第2长度。 |
申请公布号 |
CN106531738A |
申请公布日期 |
2017.03.22 |
申请号 |
CN201610643577.3 |
申请日期 |
2016.08.08 |
申请人 |
株式会社东芝 |
发明人 |
滨中启伸;阿久津良宏 |
分类号 |
H01L27/105(2006.01)I;H01L21/8239(2006.01)I;H01L23/52(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L27/105(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
张世俊 |
主权项 |
一种半导体存储装置,其特征在于具备:衬底;积层体,设置在所述衬底上,且包含在与所述衬底的主面交叉的第1方向上相互隔开排列的多个导电层;柱状部,包含在所述积层体内沿所述第1方向延伸的第1部分及设置在所述衬底内的第2部分;以及存储器膜,设置在所述积层体与所述柱状部之间;且所述第1部分在与所述第1方向交叉的第2方向上具有与所述多个导电层中的1个重叠的区域,所述区域在所述第2方向上的第1长度短于所述第2部分在所述第2方向上的第2长度。 |
地址 |
日本东京 |