发明名称 |
一种半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上依次形成栅极介电层和栅极材料层,并执行第一离子注入;形成硬掩膜层,并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层,以形成栅极结构;回蚀刻所述硬掩膜层,以去除位于所述栅极结构顶部的两侧上方的硬掩膜层;形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层;蚀刻所述侧壁材料层,以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁;在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层;执行第二离子注入,在所述栅极材料层的中部或侧部注入掺杂离子。根据本发明,在抑制短沟道效应的同时,所形成的器件结构不影响MOSFET的其它电性参数的改善。 |
申请公布号 |
CN103839809B |
申请公布日期 |
2016.09.21 |
申请号 |
CN201210476462.1 |
申请日期 |
2012.11.21 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
邓浩 |
分类号 |
H01L21/336(2006.01)I;H01L21/28(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
董巍;高伟 |
主权项 |
一种半导体器件的制造方法,包括:提供半导体衬底,在所述半导体衬底上依次形成栅极介电层和栅极材料层,并执行第一离子注入,以调整所述栅极材料层的功函数;在所述栅极材料层上形成硬掩膜层,并依次蚀刻所述硬掩膜层、所述栅极材料层和所述栅极介电层,以在所述半导体衬底上形成栅极结构;回蚀刻所述硬掩膜层,以去除位于所述栅极结构顶部的两侧上方的硬掩膜层;形成围绕所述栅极结构和所述硬掩膜层的侧壁材料层;蚀刻所述侧壁材料层,以在所述硬掩膜层的两侧以及所述栅极结构的两侧形成侧壁;在位于所述栅极结构两侧的侧壁的两侧形成牺牲层间介质层;执行第二离子注入,通过在所述栅极材料层的中部或侧部注入掺杂离子以调整所述栅极材料层的功函数。 |
地址 |
201203 上海市浦东新区张江路18号 |