发明名称 阵列基板及其制作方法、显示面板
摘要 本发明实施例提供阵列基板及其制作方法、显示面板,涉及显示技术领域,能够在采用共享数据线技术减少数据线用量的同时,克服点翻转驱动方式下极性不对称的现象,降低了像素之间的耦合、串扰现象,提高了液晶显示装置的画面质量。阵列基板包括:基板;设置于基板上的多个第一像素组和多个第二像素组,第一像素组和第二像素组互相间隔设置并构成像素阵列;每个第一像素组均包括两个第一像素单元,各第一像素单元包括与公共电极连接的第一像素电极以及与第一像素单元的漏极连接的第二像素电极,每个第二像素组均包括两个第二像素单元,各第二像素单元包括与第二像素单元的漏极连接的第三像素电极以及与公共电极连接的第四像素电极。
申请公布号 CN103197480B 申请公布日期 2015.07.01
申请号 CN201310095188.8 申请日期 2013.03.22
申请人 京东方科技集团股份有限公司 发明人 石领;史世明
分类号 G02F1/1362(2006.01)I;G02F1/1368(2006.01)I;G02F1/1343(2006.01)I;H01L27/12(2006.01)I;H01L21/77(2006.01)I 主分类号 G02F1/1362(2006.01)I
代理机构 北京中博世达专利商标代理有限公司 11274 代理人 申健
主权项 一种阵列基板,其特征在于,包括:基板;设置于所述基板上的多个第一像素组和多个第二像素组,所述第一像素组和所述第二像素组互相间隔设置并构成像素阵列;其中,每个所述第一像素组均包括两个第一像素单元,各所述第一像素单元包括与公共电极连接的第一像素电极以及与所述第一像素单元的驱动薄膜晶体管的漏极连接的第二像素电极,每个所述第二像素组均包括两个第二像素单元,各所述第二像素单元包括与所述第二像素单元的驱动薄膜晶体管的漏极连接的第三像素电极以及与所述公共电极连接的第四像素电极;每个所述第一或第二像素组由两条栅线和一条数据线驱动,其中,每个所述第一像素组中的两个第一像素单元分别位于驱动该第一像素组的数据线的两侧,每个所述第二像素组中的两个第二像素单元分别位于驱动该第二像素组的数据线的两侧;且沿着栅线延伸方向的每一排像素单元中,每个所述第一像素组中位于数据线一侧的第一像素单元与每个所述第二像素组中位于数据线同一侧的第二像素单元由同一条栅线驱动;所述第一像素单元中,所述第二像素电极形成于所述第一像素电极的上方;所述第二像素单元中,所述第四像素电极形成于所述第三像素电极的上方。
地址 100015 北京市朝阳区酒仙桥路10号
您可能感兴趣的专利