发明名称 |
非易失性半导体存储装置及其制造方法 |
摘要 |
根据一个实施方式,可提供一种非易失性半导体存储装置。多个元件分离用绝缘体在所述半导体基板的表面区域中形成沿着所述半导体基板的表面延伸的被划分的多个有源区。将隧道绝缘膜设在所述有源区上。将浮置栅电极设在所述隧道绝缘膜上。将栅间绝缘膜设在所述浮置栅电极上。将控制栅电极设在所述栅间绝缘膜上。源极区域及漏极区域分别在所述多个有源区上相互分离地形成。所述有源区各自在侧面具有台阶,比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。 |
申请公布号 |
CN104517968A |
申请公布日期 |
2015.04.15 |
申请号 |
CN201410448439.0 |
申请日期 |
2014.09.04 |
申请人 |
株式会社东芝 |
发明人 |
西谷和人;佐藤胜广 |
分类号 |
H01L27/115(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
周欣;陈建全 |
主权项 |
一种非易失性半导体存储装置,其具备:半导体基板、元件分离用绝缘体,其被埋入设在所述半导体基板的表面区域中的多个槽中,将所述表面区域划分为沿着所述半导体基板的表面向一个方向延伸且相互分离的多个有源区、设在所述多个有源区上的隧道绝缘膜、设在所述隧道绝缘膜上的浮置栅电极、设在所述浮置栅电极上的栅间绝缘膜、设在所述栅间绝缘膜上的控制栅电极、形成在所述多个有源区的各个中的源极区域及漏极区域;所述有源区各自在侧面具有台阶,比所述台阶深的部分的宽度大于比所述台阶浅的部分的宽度。 |
地址 |
日本东京都 |