| 摘要 |
<p>メモリコントローラ（１００）は、位相検出部（１２１）と、生成部（１２２）と、遅延制御部（１２３）と、を有している。位相検出部（１２１）は、受信した外部クロック信号と内部クロック信号との位相差に基づき、読み出し動作期間中連続的に第１の遅延量を検出する。生成部（１２２）は、１データ信号分の読み出し時間以上で、読み出し動作開始から受信したデータ信号を出力するまでの一定時間未満の有効期間であり、読み出し動作開始時に有効期間が開始する制御信号を、第１の遅延量との和が一定時間となる第２の遅延量分遅延させることで、あらたな制御信号を生成する。あらたな制御信号は、ＤＬ２ ＤＬＩＲ ＩＮＨ信号、ＰＨＳＥＬ ＩＮＨ信号、ＬＣ ＩＮＨ信号である。遅延制御部（１２３）は、生成部（１２２）によって生成された制御信号の有効期間の開始時に位相検出部（１２１）により検出された第１の遅延量分、データ信号を遅延させる。</p> |
