制造具有低电阻金属闸极结构之积体电路的方法

摘要

本发明提供制造具有低电阻金属闸极结构之积体电路的方法。一种方法包含形成金属闸极堆叠在FET沟槽中，该FET沟槽形成在FET区域中。蚀刻该金属闸极堆叠以形成凹陷金属闸极堆叠和凹陷。该凹陷系藉由该FET区域中的侧壁定义并且设置在该凹陷金属闸极堆叠之上。形成衬垫覆于该侧壁和该凹陷金属闸极堆叠上以及在该凹陷中定义内部凹洞。形成覆于该衬垫上以及至少部分地填充该内部凹洞之铜层。蚀刻该铜层以暴露出该衬垫之上部，同时在该内部凹洞之底部留下铜部分。在该铜部分上无电沉积铜以填充该内部凹洞之余留部分。

主权项

一种制造积体电路之方法，该方法包括：形成金属闸极堆叠在FET沟槽中，该FET沟槽形成在FET区域中，该FET区域包括在半导体基板上的层间介电质材料；蚀刻该金属闸极堆叠以形成凹陷金属闸极堆叠和凹陷，该凹陷系藉由该FET区域中的侧壁定义并且沿着该FET沟槽的上方区段设置在该凹陷金属闸极堆叠之上；形成衬垫覆于该侧壁和该凹陷金属闸极堆叠上以及在该凹陷中定义内部凹洞；形成覆于该衬垫上以及至少部分地填充该内部凹洞之铜层；蚀刻该铜层以暴露出该衬垫之上部，并且留下铜部分设置在该内部凹洞之底部；以及在该铜部分上无电沉积铜，以填充该内部凹洞之余留部分。