发明名称 一种能够有效防止电荷失衡的超结VDMOS器件
摘要 一种能够有效防止电荷失衡的超结VDMOS器件,属功率半导体器件领域。本发明在常规超结VDMOS的超结结构中与外延区(3)导电类型相反的柱区(4)中掺入深能级杂质(对N沟道器件,掺入施主杂质S、Se或Te;对于P沟道器件,掺入受主杂质In、Ti或Zn)。这些深能级施主杂质在常温下电离率比较低,可以忽略其对柱区(4)掺杂浓度的贡献,不影响器件的静态电荷平衡。当器件正向导通并工作在大电流下时,随着器件温度升高,上述深能级杂质的电离率将得到大幅提高,相当于降低了柱区(4)的掺杂水平,有效缓解了由于载流子流过外延区(3)所造成的超结结构电荷失衡导致的器件雪崩击穿电压下降,提高了器件可工作的电流范围,扩大了器件的正向安全工作区。
申请公布号 CN102738214B 申请公布日期 2014.06.18
申请号 CN201210187423.X 申请日期 2012.06.08
申请人 电子科技大学;东莞电子科技大学电子信息工程研究院 发明人 任敏;赵起越;邓光敏;李巍;张蒙;张灵霞;李泽宏;张金平;张波
分类号 H01L29/06(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 电子科技大学专利中心 51203 代理人 葛启函
主权项 一种能够有效防止电荷失衡的超结VDMOS器件,包括N<sup>+</sup>衬底(2)、位于N<sup>+</sup>衬底(2)背面的金属化漏极电极(1)、位于N<sup>+</sup>衬底(2)正面的超结结构;所述超结结构由N<sup>‑</sup>外延区(3)和P型柱区(4)相间形成;超结结构顶部两侧分别具有一个P型基区(6),所述P型基区(6)分别与N<sup>‑</sup>外延区(3)和P型柱区(4)相接触;每个P型基区(6)中具有一个N<sup>+</sup>源区(7)和一个P<sup>+</sup>体区(8),N<sup>+</sup>源区(7)和P<sup>+</sup>体区(8)二者与金属化源极电极(12)相接触;栅氧化层(9)覆盖于两个P型基区(6)和它们之间的N<sup>‑</sup>外延区(3)的表面,栅氧化层(9)上表面是多晶硅栅电极(10),多晶硅栅电极(10)与金属化源极电极(12)之间是场氧化层(11);其特征在于,所述超结结构的P型柱区(4)中掺入了深能级施主杂质(5)。
地址 611731 四川省成都市高新区(西区)西源大道2006号