| 发明名称 | 衬底通孔及其形成方法 | ||
| 摘要 | 一种器件包括半导体衬底和金属氧化物半导体(MOS)晶体管。MOS晶体管包括位于半导体衬底上方的栅电极和位于栅电极旁边的源极/漏极区。源极/漏极接触塞包括下部和位于下部上方的上部，其中源极/漏极接触塞设置在源极/漏极区上方并且与其电连接。栅极接触塞设置在栅电极上方并且与其电连接，其中栅极接触塞的顶面与源极/漏极接触塞的上部的顶面齐平。衬底通孔(TSV)延伸进半导体衬底。TSV的顶面与栅极接触塞和栅电极之间的界面基本上齐平。本发明提供衬底通孔及其形成方法。 | ||
| 申请公布号 | CN103378033A | 申请公布日期 | 2013.10.30 |
| 申请号 | CN201210558295.5 | 申请日期 | 2012.12.13 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈明发;王宇洋;詹森博 |
| 分类号 | H01L23/48(2006.01)I;H01L21/768(2006.01)I | 主分类号 | H01L23/48(2006.01)I |
| 代理机构 | 北京德恒律治知识产权代理有限公司 11409 | 代理人 | 章社杲;孙征 |
| 主权项 | 一种器件，包括：半导体衬底；金属氧化物半导体(MOS)晶体管，包括：栅电极，位于所述半导体衬底上方；和源极/漏极区，位于所述栅电极的旁边；源极/漏极接触塞，包括下部和位于所述下部上方的上部，其中，所述源极/漏极接触塞位于所述源极/漏极区上方并与所述源极/漏极区电连接；栅极接触塞，位于所述栅电极上方并与所述栅电极电连接，所述栅极接触塞的顶面与所述源极/漏极接触塞的上部的顶面齐平；以及衬底通孔(TSV)，延伸进所述半导体衬底，所述TSV的顶面与所述栅极接触塞和所述栅电极之间的界面基本上齐平。 | ||
| 地址 | 中国台湾新竹 | ||