发明名称 | 一种采用FPGA实现多路串行ADC同步的装置 | ||
摘要 | 本发明公开了一种采用FPGA实现多路串行ADC同步的装置,所述装置包括ADC模拟电路模块、ADC数据采集模块以及数据缓存模块,其中:所述ADC模拟电路模块,用于将外部输入的模拟信号转换成数字信号,并将转换后的数字信号传输给ADC数据采集模块,由多个单路ADC模拟电路模块组成;所述ADC数据采集模块,用于同步控制ADC模拟电路模块,并采集ADC模拟电路模块转换后的数字信号,将串行数字信号转换成并行,同时将并行的ADC数据传给数据缓存模块;所述数据缓存模块,用于接收并缓存ADC数据采集模块2传出的并行ADC数据,以备系统的下一级设备使用和处理。本发明技术含量高、保密性强。 | ||
申请公布号 | CN103297055A | 申请公布日期 | 2013.09.11 |
申请号 | CN201310087071.5 | 申请日期 | 2013.03.19 |
申请人 | 中国科学院声学研究所 | 发明人 | 马晓川;鄢社锋;林津丞;杨力;彭承彦;王敏 |
分类号 | H03M1/54(2006.01)I | 主分类号 | H03M1/54(2006.01)I |
代理机构 | 北京法思腾知识产权代理有限公司 11318 | 代理人 | 杨小蓉;杨青 |
主权项 | 一种采用FPGA实现多路串行ADC同步的装置,所述装置包括ADC模拟电路模块、ADC数据采集模块以及数据缓存模块,其中:所述ADC模拟电路模块,用于将外部输入的模拟信号转换成数字信号,并将转换后的数字信号传输给所述ADC数据采集模块,由多个单路ADC模拟电路模块组成;所述ADC数据采集模块,用于同步控制ADC模拟电路模块,并采集ADC模拟电路模块转换后的数字信号,将串行数字信号转换成并行,同时将并行的ADC数据传给所述数据缓存模块;所述数据缓存模块,用于接收并缓存所述ADC数据采集模块传出的并行ADC数据,以备系统的下一级设备使用和处理。 | ||
地址 | 100190 北京市海淀区北四环西路21号 |