发明名称 |
激活信号生成电路和半导体存储器装置 |
摘要 |
一种激活信号生成电路,为脉冲信号的第一和第二激活信号被施加至该电路并且该电路生成内部激活信号,其具有第一延迟元件。基于第一和第二激活信号的前(激活转换)沿的定时来激活内部激活信号。当第一激活信号的后(未激活转换)沿的定时早于第二激活信号的后沿的定时时,基于第一激活信号的后沿的定时内部激活信号变为未激活,并且当第一激活信号的后沿的定时晚于第二激活信号的后沿的定时时,在基于第一延迟元件的延迟时间的预定的延迟时间之后内部激活信号变为未激活。 |
申请公布号 |
CN103258567A |
申请公布日期 |
2013.08.21 |
申请号 |
CN201210590453.5 |
申请日期 |
2012.12.28 |
申请人 |
富士通半导体股份有限公司 |
发明人 |
川嶋将一郎 |
分类号 |
G11C11/22(2006.01)I;G11C5/14(2006.01)I;H03K17/22(2006.01)I |
主分类号 |
G11C11/22(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
朱胜;陈炜 |
主权项 |
一种激活信号生成电路,为脉冲信号的第一激活信号和第二激活信号输入至所述激活信号生成电路,并且所述激活信号生成电路生成内部激活信号,所述激活信号生成电路包括第一延迟元件,其中:基于所述第一激活信号和所述第二激活信号的前沿的定时来激活所述内部激活信号;当所述第一激活信号的后沿的定时比所述第二激活信号的后沿的定时早时,基于所述第一激活信号的后沿的定时,不激活所述内部激活信号;当所述第一激活信号的后沿的定时比所述第二激活信号的后沿的定时晚时,在基于所述第一延迟元件的延迟时间的预定的延迟时间之后,不激活所述内部激活信号。 |
地址 |
日本神奈川县横滨市 |