发明名称 |
一种多路服务器动态链路配置装置和方法 |
摘要 |
一种多路服务器动态链路配置装置和方法,为了合理的验证多路服务器系统结构,实现各个处理器之间的互连通信,多路服务器动态链路配置装置和方法采用双步配置实现处理器互连链路从直连方式到FPGA验证芯片的动态转化。分别实现多路处理器与FPGA芯片实现的接口逻辑的链路初始化,采用控制逻辑实现FPGA芯片实现的接口逻辑内部互连,使处理期间互连通信仅通过FPGA芯片实现的测试链路。保证了多路服务器系统中处理器间的互连链路时刻存在,同时实现了处理器间物理链路的动态可用性转化,大大减少了验证平台硬件设计的复杂度,完成了基于FPGA芯片的处理器间物理链路的透明传输。 |
申请公布号 |
CN102880583A |
申请公布日期 |
2013.01.16 |
申请号 |
CN201210272129.9 |
申请日期 |
2012.08.01 |
申请人 |
浪潮(北京)电子信息产业有限公司 |
发明人 |
王恩东;胡雷钧;李仁刚 |
分类号 |
G06F15/163(2006.01)I;G06F11/30(2006.01)I |
主分类号 |
G06F15/163(2006.01)I |
代理机构 |
北京安信方达知识产权代理有限公司 11262 |
代理人 |
栗若木;曲鹏 |
主权项 |
一种多路服务器动态链路配置装置,其特征在于,所述配置装置包括配置模块(1)、链路初始化控制模块(2)和多个处理器逻辑接口(3),所述处理器逻辑接口(3)用于根据配置模块(1)的配置与所对应的处理器接通;所述配置模块(1)用于为每个处理器配置一个与所述处理器对应的处理器逻辑接口(3),并在处理器与所对应的处理器逻辑接口(3)之间建立接口链路;所述链路初始化控制模块(2)用于根据各个处理器之间的预连接链路配置各个处理器逻辑接口(3)的内部互连链路,使得各个处理器通过与所对应的处理器逻辑接口(3)的接口链路、各个处理器逻辑接口(3)的内部互连链路建立所述预连接链路;所述接口链路为处理器与处理器逻辑接口(3)之间的通信链路,所述内部互连链路为两个处理器逻辑接口(3)之间的逻辑通信链路。 |
地址 |
100085 北京市海淀区上地信息路2号2-1号C栋1层 |