发明名称 多处理器控制装置、其控制方法及集成电路
摘要 本发明公开了一种多处理器控制装置、控制方法及集成电路。该多处理器控制装置包括:取得单元,取得第一非执行时间信息和第二非执行时间信息,该第一非执行时间信息与每个处理器所表示的第一非执行时间有关,该第一非执行时间表示第一程序块的从栅障同步开始到栅障同步成立为止的第一栅障成立时间中的、没有执行第一块的时间,该第二非执行时间信息与每个处理器所表示的第二非执行时间有关,该第二非执行时间表示第二程序块的从栅障同步开始到栅障同步成立为止的第二栅障成立时间中的、没有执行第二块的时间;及电力控制单元,利用在取得单元中取得了的第一及第二非执行时间信息,来控制在连续并行执行第一及第二程序块期间向多个处理器提供电力。
申请公布号 CN101542442B 申请公布日期 2012.12.19
申请号 CN200880000513.5 申请日期 2008.03.13
申请人 松下电器产业株式会社 发明人 西冈伸一郎
分类号 G06F9/52(2006.01)I;G06F1/32(2006.01)I;G06F9/48(2006.01)I;G06F11/34(2006.01)I 主分类号 G06F9/52(2006.01)I
代理机构 永新专利商标代理有限公司 72002 代理人 许玉顺;胡建新
主权项 一种多处理器控制装置,控制向多个处理器提供电力,在该多个处理器中,在将含在程序中的第一程序块分割为多个第一块,一边进行栅障同步,一边并行执行各个第一块之后,将与该第一程序块连续的第二程序块分割为多个第二块,一边进行栅障同步,一边并行执行各个第二块,其特征在于:该多处理器控制装置包括:取得单元,取得第一非执行时间信息和第二非执行时间信息,该第一非执行时间信息与每个上述处理器所表示的第一非执行时间有关,该第一非执行时间表示上述第一程序块的从栅障同步开始到栅障同步成立为止的第一栅障成立时间中的、没有执行上述第一块的时间,该第二非执行时间信息与每个上述处理器所表示的第二非执行时间有关,该第二非执行时间表示上述第二程序块的从栅障同步开始到栅障同步成立为止的第二栅障成立时间中的、没有执行上述第二块的时间,以及电力控制单元,利用在上述取得单元中取得了的上述第一及第二非执行时间信息,来控制在连续并行执行上述第一及第二程序块期间向上述多个处理器提供电力,上述电力控制单元,利用在上述取得单元中取得了的上述第一及第二非执行时间信息,来对于每个上述处理器控制上述第一及第二块的执行开始时机,以便在上述第二程序块的栅障同步开始前后,上述第一及第二块的执行状态成为相同状态,并且,控制向上述多个处理器提供电力,以便在上述第二程序块的栅障同步开始前后,没有执行上述第一及第二块的处理器成为睡眠状态,正在执行上述第一及第二块的处理器成为动作状态,上述电力控制单元具有电力模式控制单元和转移单元,该电力模式控制单元被预先设定有表示使上述处理器为通常动作状态的电力模式的通常动作模式和表示使上述处理器为睡眠状态的电力模式的睡眠模式,并将各个上述处理器的电力模式设定为通常动作模式或者睡眠模式,该转移单元控制向各个上述处理器提供时钟信号以及/或者电源电压,并让各个上述处理器的电力模式分别转移到在上述电力模式控制单元 中所设定了的电力模式;上述电力模式控制单元,对于在上述第一程序块的栅障同步成立之前就已结束了执行上述第一块的处理器,让上述第二块的执行开始时机从上述第二程序块的栅障同步开始起延迟上述第二非执行时间信息所表示的时间,并且,将上述第一块的执行结束到上述第二块的执行开始期间的电力模式设定为上述睡眠模式。
地址 日本大阪府