通过直接位线驱动对存储器编程以减少沟道到浮栅的耦合

摘要

在存储元件的编程期间，对沟道到浮栅的耦合效应进行补偿以避免增加的编程速度以及阈值电压分布扩宽。结合编程迭代，使未选择的位线电压逐步升高以引入对所选择的位线的耦合。可以使用专用电源提供逐步升压以避免未选择的位线因其他位线的预充电而开始浮动的风险。所选择的位线根据其与未选择的位线接近度而被较高地耦合，并且为施加编程脉冲做准备。耦合可用于慢和快编程模式。可以提供用于在提供耦合补偿的电平处驱动慢编程模式位线的专用电源。

主权项

一种存储系统，包括：存储器阵列（400），所述存储器阵列包括存储元件集合和相关联的字线集合（WL0‑WL3），所述字线集合包括所选择的字线，所述存储元件集合包括与所选择的字线连通的第一存储元件和第二存储元件；第一位线和第二位线（406，407），分别与所述第一存储元件和所述第二存储元件相关联；以及一个或更多个控制电路（510，550），为了执行多迭代编程操作的迭代，所述一个或更多个控制电路执行以下操作：（a）将初始电平（Vdd‑ΔV）处的电源（405，1403）连接到所述第一位线以将所述第一位线的电压预充电到所述初始电平，所述初始电平防止所述第一存储元件的编程，同时将所述第二位线预充电到为所述第二存储元件提供慢编程模式的电平（Vslow），以及（b）随后：（i）将逐步升高的电平（Vdd）处的电源（405，1401）连接到所述第一位线，同时使所述第二位线浮动，所述第一位线的所述逐步升高的电平和所述初始电平之间的差（ΔV）引起对所述第二位线的电容耦合，其使所述第二位线的电压升高，从而减慢所述第二存储元件的编程，以及（ii）当所述第二位线的电压被较高地耦合时，将编程脉冲施加到所选择的字线。