发明名称 |
半导体装置 |
摘要 |
一种半导体装置,在有效地抑制了蚀刻的偏差和邻近效应的情况下,不会引起层间绝缘膜的冲击击穿。设有具有收纳在元件分离区域(3a)的绝缘体的表面形状内的形状、在元件分离区域(3a)的绝缘体上由栅极层构成的假图形(7b),假图形(7b)设置在包含比栅极层配置在上层上的布线层(10a)的正下方的下层上。 |
申请公布号 |
CN1790703B |
申请公布日期 |
2011.10.26 |
申请号 |
CN200510120104.7 |
申请日期 |
2005.11.02 |
申请人 |
瑞萨电子株式会社 |
发明人 |
砂入崇二 |
分类号 |
H01L23/528(2006.01)I;H01L23/60(2006.01)I;H01L27/02(2006.01)I |
主分类号 |
H01L23/528(2006.01)I |
代理机构 |
中原信达知识产权代理有限责任公司 11219 |
代理人 |
陆锦华;樊卫民 |
主权项 |
一种半导体装置,其特征在于,在半导体基板上层叠有多层的层间绝缘膜,在最底层的层间绝缘膜中设有由栅极层构成的假图形,在其余的层间绝缘膜中设有布线,所述布线形成为阶梯形状,所述假图形的形状收纳于所述半导体基板的表面形状内,在从所述半导体基板的表面到最下层的布线层的间隔不到0.7um的情况下,在除了所述最下层的布线层之外的布线层的正下方设置所述假图形;在从所述半导体基板的表面到所述最下层的布线层的间隔为0.7um以上的情况下,在所有布线层的正下方设置所述假图形。 |
地址 |
日本神奈川 |