| 发明名称 | 用于服从双图案化的标准单元设计的方法 | ||
| 摘要 | 半导体芯片包括一行单元，其中，每个单元包括VDD线和VSS线。单元的所有VDD线连接为单条VDD线，单元的所有VSS线连接为单条VSS线。该行单元中没有具有偶数条G0路径的双图案化完整迹线，或者该行单元中没有具有奇数条G0路径的双图案化完整迹线。此外，还公开了一种用于服从双图案化的标准单元设计的方法。 | ||
| 申请公布号 | CN102148214A | 申请公布日期 | 2011.08.10 |
| 申请号 | CN201010199294.7 | 申请日期 | 2010.06.09 |
| 申请人 | 台湾积体电路制造股份有限公司 | 发明人 | 陈皇宇;侯元德;李芳松;杨稳儒;张广兴;郑仪侃;田丽钧;鲁立忠 |
| 分类号 | H01L23/50(2006.01)I;G06F17/50(2006.01)I | 主分类号 | H01L23/50(2006.01)I |
| 代理机构 | 北京市德恒律师事务所 11306 | 代理人 | 孙征;陆鑫 |
| 主权项 | 一种半导体芯片，包括：一行单元，其中每个单元均包括VDD线和VSS线，其中，所述单元的所有的VDD线连接为单条VDD线，所述单元的所有VSS线连接为单条VSS线，并且其中，在所述一行单元中不存在具有偶数条G0路径的双图案化完整迹线，或者在所述一行单元中不存在具有奇数条G0路径的双图案化完整迹线。 | ||
| 地址 | 中国台湾新竹 | ||