| 发明名称 | 低肖特基势垒半导体结构及其形成方法 | ||
| 摘要 | 本发明提出一种低肖特基势垒半导体结构，包括：衬底；形成在所述衬底之上的栅堆叠，和所述栅堆叠两侧的一层或多层侧墙；形成在所述栅堆叠两侧，且位于所述衬底之中的金属源漏极；和位于所述衬底和所述金属源漏极之间的绝缘层薄膜。通过本发明实施例形成在金属源漏极和衬底之间的绝缘层薄膜，可以阻止金属源漏极导致的带隙状态进入沟道中，从而减缓费米能级钉扎现象，降低肖特基势垒高度，增加晶体管的开关电流比。 | ||
| 申请公布号 | CN101866953A | 申请公布日期 | 2010.10.20 |
| 申请号 | CN201010183119.9 | 申请日期 | 2010.05.26 |
| 申请人 | 清华大学 | 发明人 | 王敬;王巍;郭磊;许军 |
| 分类号 | H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L21/336(2006.01)I | 主分类号 | H01L29/78(2006.01)I |
| 代理机构 | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人 | 黄德海 |
| 主权项 | 一种低肖特基势垒半导体结构，其特征在于，包括：衬底；形成在所述衬底之上的栅堆叠，和所述栅堆叠两侧的一层或多层侧墙；形成在所述栅堆叠两侧，且位于所述衬底之中的金属源漏极；和位于所述衬底和所述金属源漏极之间的绝缘层薄膜。 | ||
| 地址 | 100084 北京市100084-82信箱 | ||