发明名称 具有腔室的半导体封装方法
摘要 一种具有腔室的半导体封装方法,包含有下列步骤:a.一基板,该基板正面形成一芯片置放区;b.于该正面上方形成一屏障层;c.该屏障层上表面涂布一UV胶层;d.去除该UV胶层中对应于该芯片置放区的区域;e.进一步将该屏障层中对应于该芯片置放区的区域去除;f.将一芯片设置于该开放容室内的该芯片置放区上,并打上导线以电性连结该芯片及该基板;g.一遮盖层,设置于该UV胶层上,加热该UV胶层以固着该遮盖层于该屏障层上。由本发明的设计,可大幅降低半导体封装时所产生的溢胶现象,且以现有技术即可实施,不需增加添购设备的成本。
申请公布号 CN101546712B 申请公布日期 2010.09.08
申请号 CN200810088589.X 申请日期 2008.03.28
申请人 菱生精密工业股份有限公司 发明人 叶崇茂
分类号 H01L21/50(2006.01)I;H01L21/52(2006.01)I 主分类号 H01L21/50(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 周长兴
主权项 一种具有腔室的半导体封装方法,包含有下列步骤:(a)一基板,具有一正面,该正面上形成一芯片置放区;(b)于该正面上方形成一屏障层,且该屏障层下表面跨于该芯片置放区;(c)该屏障层上表面涂布一UV胶层,并待其固化;(d)将该UV胶层进行曝光显影,且去除该UV胶层对应于该芯片置放区的区域;(e)进一步将该屏障层对应于该芯片置放区的区域去除,使该UV胶层形成于该屏障层上方,并围合成一开放容室;(f)将一芯片置放于该开放容室内的该芯片置放区上,并于基板及芯片间打上导线;(g)该UV胶层上设置一遮盖层,该遮盖层封住该开放容室,加热该UV胶层以固着该遮盖层于该屏障层上。
地址 中国台湾台中县