| 发明名称 | 用于SRAM的自校准时钟电路 | ||
| 摘要 | 本发明公开了一种用于SRAM的自校准时钟电路，由第一反相器、第二反相器、PMOS管、第一NMOS管和第二NMOS管构成，其中：PMOS管栅极、第一NMOS管栅极及第一反相器输出端相连，第一反相器输入端接nReset信号输入；PMOS管源极接CLK信号、第一NMOS管源极接地；PMOS管漏极、第一NMOS管漏极及第二NMOS管漏极相连并输出GCK信号；第二NMOS管栅极接第二反相器输出端，第二反相器输入端以及第二NMOS管源极接CLK信号输入。本发明电路非常简练、延时短可以加快SRAM读取速度，同时也考虑了SRAM工艺变化带来的影响，实现对SRAM工艺变化的抑制功能。 | ||
| 申请公布号 | CN101740117A | 申请公布日期 | 2010.06.16 |
| 申请号 | CN200910153798.2 | 申请日期 | 2009.11.09 |
| 申请人 | 浙江大学 | 发明人 | 张强;吴晓波;赵梦恋 |
| 分类号 | G11C11/414(2006.01)I | 主分类号 | G11C11/414(2006.01)I |
| 代理机构 | 杭州天勤知识产权代理有限公司 33224 | 代理人 | 胡红娟 |
| 主权项 | 一种用于SRAM的自校准时钟电路，其特征在于，由第一反相器(I0)、第二反相器(I1)、PMOS管(M0)、第一NMOS管(M1)和第二NMOS管(M2)构成，其中：PMOS管(M0)栅极、第一NMOS管(M1)栅极及第一反相器(I0)输出端相连，第一反相器(I0)输入端接nReset信号输入；PMOS管(M0)源极接CLK信号、第一NMOS管(M1)源极接地；PMOS管(M0)漏极、第一NMOS管(M1)漏极及第二NMOS管(M2)漏极相连并输出GCK信号；第二NMOS管(M2)栅极接第二反相器(I1)输出端，第二反相器(I1)输入端以及第二NMOS管(M2)源极接CLK信号输入。 | ||
| 地址 | 310027 浙江省杭州市西湖区浙大路38号 | ||