发明名称 一种叠层片式压敏电阻网络及其制作方法
摘要 本发明适用于电子元器件领域,提供了一种叠层片式压敏电阻网络及其制作方法;叠层片式压敏电阻网络包括:下介质层;形成于下介质层上的多个压敏电阻单元,多个压敏电阻单元之间相互独立;连接至多个压敏电阻单元的两个端部的端电极;以及上介质层,与附着有多个压敏电阻单元的下介质层结合;压敏电阻单元进一步包括:附着于下介质层上的内电极以及覆盖于内电极上的压敏电阻膜。本发明提供的叠层片式压敏电阻网络将多个分立的压敏电阻单元集成为一体,在多线路过压保护方面方便使用,提高了元件安装密度和效率,降低了整机成本,实现了小型化。
申请公布号 CN101620902A 申请公布日期 2010.01.06
申请号 CN200910109186.3 申请日期 2009.07.30
申请人 深圳振华富电子有限公司;中国振华(集团)科技股份有限公司 发明人 徐鹏飞;丁晓鸿;付贤民;马建华;黄波;黄寒寒;徐平友;尚晓云;段凛
分类号 H01C7/10(2006.01)I;H01C17/00(2006.01)I;H01C17/28(2006.01)I;H01C17/30(2006.01)I 主分类号 H01C7/10(2006.01)I
代理机构 深圳中一专利商标事务所 代理人 张全文
主权项 1、一种叠层片式压敏电阻网络,其特征在于,所述叠层片式压敏电阻网络包括:下介质层;形成于所述下介质层上的多个压敏电阻单元,所述多个压敏电阻单元之间相互独立;连接至所述多个压敏电阻单元的两个端部的端电极;以及上介质层,与附着有多个压敏电阻单元的下介质层结合;所述压敏电阻单元进一步包括:内电极,附着于所述下介质层上;以及压敏电阻膜,覆盖于所述内电极上。
地址 518109广东省深圳市宝安区龙华镇和平路振华科技园A栋厂房AC段4楼