| 发明名称 | 半导体集成电路和具有该电路的发送装置 | ||
| 摘要 | 本发明提供一种半导体集成电路和具有该电路的发送装置。在接收并行数据信号和第一时钟信号、并输出串行数据信号和第二时钟信号的半导体集成电路(10D)中，第一时钟生成电路(15)生成对第一时钟信号进行X/Y倍频后的第三时钟信号。第二时钟生成电路(11)的传输特性可变，生成对第三时钟信号进行N倍频后的第四时钟信号。并行/串行变换部(12)与第四时钟信号同步来将由换算器(16)变换后的并行数据信号变换为串行数据信号。分频器(13)生成对第四时钟信号进行N分频后的第五时钟信号。选择器(14)有选择地输出第三时钟信号和第五时钟信号中的任意一方来作为第二时钟信号。 | ||
| 申请公布号 | CN101502036A | 申请公布日期 | 2009.08.05 |
| 申请号 | CN200780029786.8 | 申请日期 | 2007.07.31 |
| 申请人 | 松下电器产业株式会社 | 发明人 | 川端学;柳泽玲互;岩田彻;杉本浩一 |
| 分类号 | H04L7/04(2006.01)I;H04L7/00(2006.01)I | 主分类号 | H04L7/04(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 | 代理人 | 王茂华 |
| 主权项 | 1. 一种半导体集成电路，其接收并行数据信号和第一时钟信号，并输出串行数据信号和第二时钟信号，其特征在于，包括：时钟生成电路，其用于接收上述第一时钟信号，并生成将该时钟信号N倍频后的第三时钟信号，其中，N为大于1的整数；并行/串行变换部，其用于接收上述并行数据信号，并与上述第三时钟信号同步来将上述并行数据信号变换为上述串行数据信号；分频器，其用于接收上述第三时钟信号，并生成对该时钟信号进行N分频后的第四时钟信号；以及选择器，其用于接收上述第一时钟信号和第四时钟信号，并根据所提供的控制信号来选择性地输出上述第一时钟信号和第四时钟信号中的任意一方作为上述第二时钟信号。 | ||
| 地址 | 日本大阪府 | ||