发明名称 | 用于形成半导体器件的方法 | ||
摘要 | 本发明公开一种用于形成半导体器件的方法,该方法解决在用于形成包括凹陷区的鳍型栅极的工序中的问题,例如,工序复杂、制造余量低以及难以形成精确的鳍形。在用于形成限定有源区的隔离介电膜的工序中,以如下方式形成氮化膜图案,即:根据后续工序步骤中所形成的鳍型有源区中的鳍部的线宽而调整氮化膜的尺寸,并且在除了半导体基板的氮化膜图案之外的每个区域中形成隔离介电膜。接着,蚀刻出凹陷部,并且从所述氮化膜图案的线宽缩小至某种程度的区域中移除所述隔离介电膜。因此,用于形成鳍型有源区的工序余量增加,并且可以精确地调整鳍部的形状,这一起有助于改善半导体器件的电气特性。 | ||
申请公布号 | CN100511648C | 申请公布日期 | 2009.07.08 |
申请号 | CN200710129436.0 | 申请日期 | 2007.07.12 |
申请人 | 海力士半导体有限公司 | 发明人 | 李相敦 |
分类号 | H01L21/8234(2006.01)I | 主分类号 | H01L21/8234(2006.01)I |
代理机构 | 北京天昊联合知识产权代理有限公司 | 代理人 | 顾红霞;张天舒 |
主权项 | 1. 一种用于形成半导体器件的方法,包括如下步骤:在半导体基板之上形成氮化膜图案,所述氮化膜图案在其侧壁上包括绝缘膜;利用所述氮化膜图案以及所述绝缘膜作为掩模来蚀刻所述半导体基板,由此形成限定有源区的第一沟槽;移除所述绝缘膜以形成第二沟槽;在所述第二沟槽中形成隔离介电膜,从而填充所述第二沟槽;移除所述氮化膜图案;形成硬掩模图案,所述硬掩模图案限定横跨所述有源区的凹陷区,所述凹陷区包括所述有源区的与栅极区重叠的部分、以及所述隔离介电膜的邻近所述有源区的部分;利用所述硬掩模图案来蚀刻所述半导体基板,由此在所述凹陷区中形成鳍型有源区;移除所述硬掩模图案;以及在包括所述凹陷区的半导体基板之上形成栅极,从而填充所述鳍型有源区。 | ||
地址 | 韩国京畿道 |